日韩欧美中文字幕公布,日韩一区久久久久久久,亚洲日本乱码一区二区在线二产线

基于排序分組碼本的糾錯譯碼優(yōu)化算法[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

針對基于猜測隨機加性噪聲的通用糾錯譯碼算法中碼本容量大、譯碼速度慢的問題，提出一種基于排序分組碼本的糾錯譯碼優(yōu)化算法。對待譯碼序列分段，按照信息位碼重大小對各碼段進行排序，再按照碼重值對碼段進行分組，產(chǎn)生每組的碼本，以組的形式進行譯碼。經(jīng)仿真驗證表明，優(yōu)化算法譯碼速度相比于噪聲猜測譯碼算法提升了一倍，誤碼性能與極大似然譯碼算法性能基本一致，驗證了算法有效性。

發(fā)表于：6/24/2024 1:03:19 PM

基于LabWindows/CVI的飛機油量系統(tǒng)故障檢測和修理[嵌入式技術(shù)][航空航天]

現(xiàn)階段國內(nèi)直升機油量采集和顯示系統(tǒng)的排故方式多采用系統(tǒng)聯(lián)試，不能快速準確地定位故障?；贚abWindows/CVI設(shè)計開發(fā)了油量系統(tǒng)故障診斷測試程序，既可以單獨測試系統(tǒng)中某一個部件，又可以系統(tǒng)聯(lián)試。通過對串行數(shù)據(jù)的分析，均可以快速判定油量信號變換器或油量指示器的故障情況。該診斷方法易實現(xiàn)，有助于彌補現(xiàn)階段直升機油量系統(tǒng)故障檢測和修理手段的不足，具有一定的應(yīng)用前景。

發(fā)表于：6/24/2024 1:03:18 PM

基于FPGA的電磁繼電器在線測試系統(tǒng)設(shè)計[嵌入式技術(shù)][工業(yè)自動化]

電磁繼電器在現(xiàn)代國防軍事、工業(yè)自動化以及交通運輸?shù)阮I(lǐng)域應(yīng)用廣泛，當系統(tǒng)中的電磁繼電器發(fā)生失效時將影響整個電氣系統(tǒng)的可靠運行。為了提高電氣系統(tǒng)的可靠性，需要檢測繼電器的特性參數(shù)，以評估其工作性能并提高其穩(wěn)定性。針對電磁繼電器觸點易失效問題，設(shè)計了一套基于FPGA的電磁繼電器在線測試系統(tǒng)。采用鐵路繼電器作為試品，分析繼電器的各項特性參數(shù)，并選取能反映其觸點退化程度的時間參數(shù)進行測試。這種能夠應(yīng)用于多型號繼電器的便攜式在線測試系統(tǒng)，可實時檢測繼電器吸合和釋放過程中的電壓變化波形并進行數(shù)據(jù)存儲，為后續(xù)繼電器的性能狀態(tài)評估提供了數(shù)據(jù)支撐，也為電磁繼電器的維修維護提供了參考數(shù)據(jù)。

發(fā)表于：6/24/2024 1:03:16 PM

基于RISC-V的硬件管理控制器設(shè)計[嵌入式技術(shù)][工業(yè)自動化]

隨著云計算、大數(shù)據(jù)等先進計算產(chǎn)業(yè)的發(fā)展，基于硬件的管理模式實現(xiàn)智能化管理具有重要意義?；赗ISC-V核心設(shè)計實現(xiàn)一種硬件管理控制芯片，利用網(wǎng)絡(luò)通信工具，實現(xiàn)對應(yīng)用系統(tǒng)的有效管理?；赨VM驗證方法學構(gòu)建驗證平臺進行仿真驗證，基于FPGA構(gòu)建芯片原型驗證平臺與上位機進行協(xié)同驗證與穩(wěn)定性測試。物理設(shè)計采用40 nm工藝，設(shè)計頻率為250 MHz。

發(fā)表于：6/24/2024 1:03:14 PM

基于SiP技術(shù)的信號處理通道設(shè)計[模擬設(shè)計][航空航天]

隨著軍用無人機等航電系統(tǒng)不斷朝著小型化、智能化、綜合化的方向發(fā)展，如何有效滿足裝備的低SWaP（Size，Weight and Power）要求成為一大難題。介紹了某型寬帶綜合化數(shù)字預(yù)處理模塊的研制，利用“裸芯片+高密度基板”系統(tǒng)級封裝（SiP）的方式對信號處理平臺（DSP、FPGA、SerDes和DDR芯片）進行集成，替代目前業(yè)界普遍采用的“封裝芯片+印制板+平面集成”的傳統(tǒng)方式，實現(xiàn)寬帶綜合化數(shù)字信號處理模塊的高密度集成。在主要性能指標（可編程邏輯資源、定點處理能力、浮點處理能力、數(shù)據(jù)傳輸速率）不變的情況下，使得信號處理模塊的面積降低為45 mm×45 mm，重量降低到103 g。

發(fā)表于：6/24/2024 1:03:13 PM

基于國密SM3算法的安全芯片設(shè)計與實現(xiàn)[模擬設(shè)計][工業(yè)自動化]

基于信息安全的重要性以及芯片國產(chǎn)化的需求，同時為了提高信息安全技術(shù)的自主創(chuàng)新性，設(shè)計了一款應(yīng)用于信息安全領(lǐng)域的安全芯片。該芯片以國密SM3算法為引擎核心，采用單總線通信方式，僅占用一個IO通信資源，協(xié)議支持1-wire總線協(xié)議，以滿足不同應(yīng)用場景的需求。電路基于國內(nèi)商用110 nm CMOS工藝線完成電路設(shè)計和制造。芯片版圖面積為1.2 mm×1.9 mm，經(jīng)過流片后的測試和驗證，電路的通信功能正常穩(wěn)定。SM3算法引擎性能高效快捷，電路性能優(yōu)良。

發(fā)表于：6/24/2024 1:03:12 PM

基于GPU的視頻SAR加速處理架構(gòu)[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

視頻合成孔徑雷達（Video Synthetic Aperture Radar， ViSAR）可對目標區(qū)域?qū)崿F(xiàn)動態(tài)監(jiān)測，具備低時延、高分辨率的特點。高性能計算是ViSAR系統(tǒng)的關(guān)鍵技術(shù)。為滿足ViSAR系統(tǒng)的實時性要求，提出了一種基于圖形處理器（Graphics Processing Unit， GPU）的ViSAR成像方案。該方案將極坐標格式算法（Polar Format Algorithm， PFA）部署到GPU上，使用并發(fā)流技術(shù)、異步并行技術(shù)等方法進行優(yōu)化，并結(jié)合SAR成像的幀率與數(shù)據(jù)重疊率之間的關(guān)系，充分發(fā)揮GPU的計算性能。結(jié)果表明：本架構(gòu)處理單張尺寸大小為2 048×2 048的數(shù)據(jù)耗時0.17 s，較中央處理器（Central Processing Unit， CPU）平均加速32.8倍，有效解決了ViSAR系統(tǒng)的實時成像問題。

發(fā)表于：6/24/2024 1:03:11 PM

用于主動學習的時序特征融合預(yù)測損失網(wǎng)絡(luò)[人工智能][工業(yè)自動化]

通過主動學習模型來選取最有價值的數(shù)據(jù)點進行標注是深度學習減少標注數(shù)據(jù)量的一種方式。預(yù)測損失模型是一類與任務(wù)無關(guān)的主動學習模型，該類模型在多個任務(wù)中都有不錯的表現(xiàn)。但是這類模型均不是端到端的模型，不斷變化的輸入特征會導致?lián)p失預(yù)測網(wǎng)絡(luò)在訓練時出現(xiàn)輸入偏差。提出了時序特征融合預(yù)測損失模型用于解決該模型的輸入偏差問題。實驗證明，提出的算法在各個任務(wù)中的性能與以往最先進的算法相比，平均提升約1.5%，與原預(yù)測損失模型相比，平均提升5%。

發(fā)表于：6/24/2024 1:03:07 PM

基于FPGA的LVDS多通道視頻流自動校準設(shè)計與實現(xiàn)[嵌入式技術(shù)][通信網(wǎng)絡(luò)]

基于Micro-LED產(chǎn)品系列，設(shè)計了一種基于FPGA的LVDS自動校準多通道視頻流傳輸系統(tǒng)。系統(tǒng)平臺外掛GSV2011解碼芯片，把解碼得到的2K@120 Hz/4K@60 Hz視頻流信號，通過自定義封裝為80 bit數(shù)據(jù)推送到LYDNT27001恒流源顯示驅(qū)動芯片。系統(tǒng)中視頻流數(shù)據(jù)傳輸涉及多級FPGA芯片數(shù)據(jù)傳輸，使用LVDS低壓差分傳輸技術(shù)，在數(shù)據(jù)流傳輸過程中找到參考端和監(jiān)視端信號，從而去調(diào)節(jié)SerDes中數(shù)據(jù)位對齊和采樣穩(wěn)定性的問題。該系統(tǒng)視頻流數(shù)據(jù)通過LVDS多通道傳輸，傳輸速率可達10 Gb/s。此試驗工程表明，該系統(tǒng)能夠穩(wěn)定、可靠、高效工作，具備一定的工程實用價值。

發(fā)表于：6/24/2024 1:03:00 PM

ɑFA：一種基于非信任字符比較的高性能正則表達式匹配算法[模擬設(shè)計][工業(yè)自動化]

正則表達式匹配技術(shù)在數(shù)據(jù)治理、解析提取和深度包檢測方面有著重大應(yīng)用價值。然而，由于其在通用平臺上的匹配性能較低，無法滿足實際環(huán)境下數(shù)據(jù)實時處理的應(yīng)用需求，限制了其在高性能數(shù)據(jù)處理領(lǐng)域的應(yīng)用范圍。針對當前正則表達式匹配性能較低的問題，提出一種基于非信任字符比較的高性能正則表達式匹配算法，稱之為ɑFA。該算法通過每次判斷連續(xù)的若干個字符是否屬于最常被訪問狀態(tài)的非信任字符集，獲取無需通過DFA匹配可直接跳過的字符數(shù)，減少字符匹配過程中訪問內(nèi)存DFA狀態(tài)轉(zhuǎn)移表的次數(shù)，從而實現(xiàn)字符匹配的加速處理。實驗結(jié)果表明，ɑFA算法可獲得相比于原始DFA匹配算法約為1.05~7.58倍的性能加速比。

發(fā)表于：6/24/2024 1:03:00 PM