123,123,123

設(shè)計(jì)應(yīng)用

基于STM32和PCL6045BL的经编机电子横移系统设计

基于STM32和PCL6045BL的经编机电子横移系统设计[嵌入式技术][工业自动化]

设计了一种基于嵌入式微控制器和专用运动控制芯片相结合的经编机电子横移系统。系统以STM32和PCL6045BL为控制核心，工控机为系统管理支持，交流伺服系统、伺服电动缸及导纱梳栉为执行机构，绝对值编码器为主轴检测装置，实现了经编机梳栉横移运动的稳定、准确执行，具备花型变换周期短、花型可在线修改、花型信息存储空间大、实时检测与控制等诸多优势。经现场实际应用表明，该系统达到设计目的，满足双针床拉舍尔经编机800横列/分钟的生产能力。

發(fā)表于：2018/12/14 下午1:43:00

基于LoRa无线传输技术的电气火灾监控系统设计

基于LoRa无线传输技术的电气火灾监控系统设计[通信与网络][通信网络]

为预警建筑物尤其是文物古建电气火灾的发生，设计了一种基于LoRa无线传输技术的电气火灾监控系统。该系统中探测器通过监测线路温度及剩余电流的数值大小，采用LoRa无线传输技术将报警信息上传给监控主机通知值班人员，从而预防电气火灾的发生。在古建内的现场测试表明，该系统传输距离远、穿墙效果好。此研究为实现电气火灾的无线监控报警在文物建筑中的应用提供了理论与技术支撑。

發(fā)表于：2018/12/13 下午1:13:00

一种基于嵌入式平台的单兵战术训练考核系统

一种基于嵌入式平台的单兵战术训练考核系统[嵌入式技术][其他]

单兵战术动作是士兵在战斗中的基本动作。传统的单兵战术动作训练考核由人工实现计时及动作判定，存在主观因素强、检测准确率低、数据采集存储效率低等问题，并且尚无有效的解决方法。基于FPGA/MCU平台设计并实现了一种单兵战术训练考核系统，该系统采用多对主动式对射红外线光探测器，对训练考核过程中的违规触碰信号进行采集，并利用手持终端实现数据的无线传输。后台通过对数据进行分析给出指导性建议。测试表明，该系统可以较好地解决当前单兵战术训练考核中存在的问题。

發(fā)表于：2018/12/13 下午1:05:00

一种应用于电网中电力监测高精度ADC设计

一种应用于电网中电力监测高精度ADC设计[模拟设计][智能电网]

为了满足电力系统监测的需求，设计实现了一款3 bit 5阶sigma-delta ADC，测试结果表明系统的动态范围大于100 dB，有效位数大于16位，能够满足现代电网系统对变压器AC输出的测量需求。

發(fā)表于：2018/12/12 下午1:41:00

基于LM算法的脑电信号分类研究

基于LM算法的脑电信号分类研究[通信与网络][医疗电子]

为实现运动想象脑电信号的精准分类，提出以Levenberg－Marquardt算法（LM）替代BP神经网络构造分类器来提高分类识别率。实验以2008年BCI竞赛信号采集模式为标准，使用Emotive Epoc＋采集四类运动想象脑电信号，对采集的信号进行滤波去燥后，利用主成分分析提取特征值；然后分别用LM算法和BP神经网路进行分类识别做对比；最后基于MATLAB GUI设计串口通信界面与Arduino智能车链接验证算法的可行性。结果证明：该方法训练平均误差为5.630 6×10-7，分类准确率为86%，BP算法相对应为0.001 4、56%。相对比可知LM算法分类效果良好，验证过程中，智能车运行与算法识别方向一致，运行良好。此方法切实可行，为后期进一步开发脑机接口奠定了基础。

發(fā)表于：2018/12/12 下午1:29:00

基于SiP技术的微系统设计与实现

基于SiP技术的微系统设计与实现[嵌入式技术][工业自动化]

介绍了系统级封装（System in Package，SiP）技术，基于SiP技术设计了一款由FPGA、ARM、SRAM等裸芯片组成的微系统，介绍了微系统的工作原理，描述了产品的实现流程。该系统具有重量轻、体积小、功能齐全等优点。

發(fā)表于：2018/12/11 上午9:09:00

一种并发双频段CMOS LNA的分析与设计

一种并发双频段CMOS LNA的分析与设计[模拟设计][通信网络]

基于0.13 μm CMOS工艺，设计了一种应用于WLAN IEEE 802.11 a/b/g标准的并发双频段低噪声放大器(LNA)。为了在功耗限制下同时实现噪声系数和输入阻抗的匹配，采用共源共栅电感退化拓扑结构。该LNA在2.4 GHz和5.2 GHz下，输入发射系数分别为-16.7 dB和-19.5 dB，正向增益分别为16.8 dB和17.2 dB。而且在2.4 GHz和5.2 GHz下，噪声系数分别取得了3.1 dB和3.2 dB，输入三阶截止点分别为-18.5 dBm和-16.5 dBm。该LNA在1.2 V电压供电下，所消耗的功耗为2.64 mW。

發(fā)表于：2018/12/11 上午8:54:00

可重构阵列处理器中分布式Cache设计

可重构阵列处理器中分布式Cache设计[嵌入式技术][其他]

随着片上集成的处理器核数日益增多，可重构阵列处理器中的“存储墙”问题日益加剧，而传统采用多级共享Cache硬件设计复杂度高，并行访问度有限，难以满足可重构阵列处理器的访存需求。设计了一种本地优先、全局共享的“物理分布、逻辑统一”分布式Cache结构，该结构硬件开销小，并行访问性高。通过Xilinx公司的Virtex-6系列xc6vlx550T开发板对设计进行测试，实验结果表明,该结构相比于同类结构，平均延迟减少最高达30%，硬件开销仅为Cache容量的5%，最高可提供10.512 GB/s的访存带宽。

發(fā)表于：2018/12/10 上午11:35:00

带隙基准源单粒子敏感性分析

带隙基准源单粒子敏感性分析[模拟设计][其他]

基于一款0.18 μm工艺下常规设计带隙基准源，使用单粒子瞬态脉冲电流模型分析了常见CMOS两级放大器的单粒子敏感性。对于带隙基准源中使用的垂直型PNP管使用TCAD软件建立了三维模型，并通过仿真验证了其应用在带隙基准源中的单粒子敏感性。最后，针对带隙基准源单粒子敏感特性，提出了整体加固建议。

發(fā)表于：2018/12/10 上午11:25:00

基于FPGA的SCL译码算法优化与设计

基于FPGA的SCL译码算法优化与设计[可编程逻辑][通信网络]

由于极化码被指出在二进制离散无记忆信道中具有实现其极限容量的理论性能，近年来极化码在通信领域的贡献日渐凸显。极化码的译码系统可采用软件或者硬件方式实现，其中使用软件方式时译码效率受限于CPU的串行处理模式，因此在具有并行工作模式的FPGA上进行极化码的译码实现对于通信系统来说具有非常大的意义。首先介绍了极化码的SCL译码算法；然后针对该算法进行优化从而提高译码效率，以及针对该算法在FPGA上的实现进行了定点量化的改进；最后对译码器进行硬件仿真，以及在FPGA上进行了实现与性能分析。实验结果表明该译码器在码长为512时译码最高频率为143.988 MHz，吞吐率为28.79 Mb/s。

發(fā)表于：2018/12/7 上午11:30:00