精品一区二区三区四区日产,亚洲色婷婷久久精品

設(shè)計(jì)應(yīng)用

一種高線性調(diào)整率無電容型LDO的設(shè)計(jì)

一種高線性調(diào)整率無電容型LDO的設(shè)計(jì)[模擬設(shè)計(jì)][其他]

提出了一種1.8 V、70 mA片上集成的低功耗無電容型LDO(Low Dropout)電路。電路中采用了一級增益自舉運(yùn)放作為誤差放大器，通過消除零點(diǎn)的密勒補(bǔ)償技術(shù)提高了環(huán)路穩(wěn)定性；帶隙基準(zhǔn)源（BGR）采用了線性化VBE技術(shù)進(jìn)行高階補(bǔ)償，可以獲得溫度穩(wěn)定性更好的BGR，降低了BGR對線性調(diào)整率的影響。該設(shè)計(jì)采用HHNEC 0.13 μm CMOS工藝（其中VTHN≈0.78 V、VTHP≈-0.9 V），整個(gè)芯片面積為0.33 mm×0.34 mm。測試結(jié)果顯示：在2.5 V~5.5 V電源供電下，LDO輸出的線性調(diào)整率小于2.14 mV/V，負(fù)載調(diào)整率小于1.56 mV/mA；在正常工作模式下，整個(gè)LDO消耗56 μA靜態(tài)電流（其中測試用的放大器消耗電流約18 μA）。

發(fā)表于：9/13/2018 3:55:35 PM

聲表面波RFID接收機(jī)的設(shè)計(jì)

聲表面波RFID接收機(jī)的設(shè)計(jì)[嵌入式技術(shù)][消費(fèi)電子]

設(shè)計(jì)了一款基于超外差技術(shù)的聲表面波SAW RFID讀卡器，其工作頻率在915 MHz。該讀卡器不僅可以在金屬物體、高溫、強(qiáng)磁場干擾等惡劣環(huán)境中正常工作，而且在不增加任何傳感器的情況下可以反映出物體的溫度值。詳細(xì)闡述了整個(gè)接收機(jī)的設(shè)計(jì)方案，給出了硬件模塊的電路設(shè)計(jì)，并對鏡像干擾及其抑制方法進(jìn)行了研究。

發(fā)表于：9/13/2018 3:52:04 PM

頻率估值自同步方案設(shè)計(jì)與性能分析

頻率估值自同步方案設(shè)計(jì)與性能分析[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

現(xiàn)有跳頻自同步方案中抗干擾性能最強(qiáng)的方法是串行滑動(dòng)相關(guān)法和并行匹配濾波兩種方案，但是滑動(dòng)相關(guān)法捕獲速度比較慢，匹配濾波法系統(tǒng)結(jié)構(gòu)比較復(fù)雜。為了克服這些缺點(diǎn)，提出了頻率估值自同步方案，該方案使用STFT獲取跳頻載波頻率，利用頻率控制字逆向恢復(fù)PN序列以獲取系統(tǒng)同步。從捕獲時(shí)間期望、抗干擾性能及系統(tǒng)復(fù)雜度三方面對新方案進(jìn)行了評價(jià)，從理論及程序仿真驗(yàn)證了方案在大信噪比下的可行性。本方案在大信噪比信道中有較強(qiáng)的抗干擾及快速捕獲能力。

發(fā)表于：9/13/2018 3:22:14 PM

基于FPGA的多相數(shù)字基帶轉(zhuǎn)換器設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的多相數(shù)字基帶轉(zhuǎn)換器設(shè)計(jì)與實(shí)現(xiàn)[測試測量][工業(yè)自動(dòng)化]

介紹了深空測控系統(tǒng)中數(shù)字基帶轉(zhuǎn)換器的原理及作用。在研究△DOR對航天器跟蹤測軌原理的基礎(chǔ)上，根據(jù)其信號頻譜特征選擇圍繞多相信道化濾波器組來設(shè)計(jì)數(shù)字基帶轉(zhuǎn)換器。算法實(shí)現(xiàn)過程中，利用實(shí)信號譜以?仔為周期互為鏡像的特點(diǎn)解決了接收信道存在盲區(qū)的問題。硬件實(shí)現(xiàn)前在Matlab環(huán)境下對算法進(jìn)行驗(yàn)證。仿真正確后利用DSP Builder和Quartus II兩種軟件混合編程方式編寫硬件程序。最終在數(shù)據(jù)回放板上驗(yàn)證了算法的可行性，為研究VLBI（Very Long Baseline Interferometry）測量技術(shù)提供了測試平臺。

發(fā)表于：9/13/2018 3:08:36 PM

分布式可再生能源發(fā)電并網(wǎng)的無功優(yōu)化研究

分布式可再生能源發(fā)電并網(wǎng)的無功優(yōu)化研究[電源技術(shù)][智能電網(wǎng)]

提出了基于雜交粒子群優(yōu)化算法的分布式可再生能源并網(wǎng)的無功優(yōu)化算法，從網(wǎng)損和靜態(tài)電壓穩(wěn)定裕度兩個(gè)角度出發(fā)，構(gòu)建了含分布式發(fā)電系統(tǒng)的配電網(wǎng)無功優(yōu)化的數(shù)學(xué)模型。在美國PG＆E 69節(jié)點(diǎn)配電系統(tǒng)上進(jìn)行效驗(yàn)。結(jié)果表明，該算法收斂性好、精度高；分布式電源并網(wǎng)后能有效降低系統(tǒng)的有功網(wǎng)損，提高電壓穩(wěn)定性，對分布式電源并網(wǎng)運(yùn)行具有一定的參考價(jià)值。

發(fā)表于：9/13/2018 2:58:24 PM

基于FPGA的數(shù)字信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的數(shù)字信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[嵌入式技術(shù)][其他]

使用AD9854芯片和FPGA，基于DDS理論設(shè)計(jì)并實(shí)現(xiàn)了多模式多波形雷達(dá)信號源。它可模擬LFM、NLFM、單頻、相位編碼等多種脈沖信號波形，能有效驗(yàn)證脈沖壓縮與信號處理單元的工作性能。

發(fā)表于：9/13/2018 2:47:28 PM

基于FPGA中斷管理的研究及硬件化設(shè)計(jì)

基于FPGA中斷管理的研究及硬件化設(shè)計(jì)[嵌入式技術(shù)][其他]

為了滿足嵌入式操作系統(tǒng)中實(shí)時(shí)性要求，提出了基于FPGA的中斷管理方法。給出了中斷管理模塊的結(jié)構(gòu)模型，并采用VHDL硬件描述語言將中斷管理模塊由硬件實(shí)現(xiàn)。針對中斷請求和響應(yīng)方式的不同特點(diǎn)，將其分為系統(tǒng)中斷管理和用戶中斷管理，主要設(shè)計(jì)了中斷源、中斷嵌套和時(shí)鐘節(jié)拍中斷等管理的邏輯電路。通過仿真實(shí)驗(yàn)表明，該結(jié)構(gòu)模型所采用的中斷管理方法是正確的，提高了中斷處理速度，可滿足系統(tǒng)的實(shí)時(shí)性要求。

發(fā)表于：9/13/2018 2:29:44 PM

高精度多徑時(shí)延估計(jì)

高精度多徑時(shí)延估計(jì)[通信與網(wǎng)絡(luò)][其他]

提出了一種無線信道多徑時(shí)延估計(jì)模型，將時(shí)延估計(jì)問題轉(zhuǎn)換為頻譜估計(jì)問題，再利用具有高頻譜分辨力的多重信號分類(MUSIC)算法和root MUSIC算法實(shí)現(xiàn)對信道多徑時(shí)延的超分辨率估計(jì)，分析了基于單次測量數(shù)據(jù)進(jìn)行時(shí)延估計(jì)的可行性。仿真并測試了MUSIC算法和root MUSIC算法應(yīng)用于單次測量數(shù)據(jù)的性能。仿真結(jié)果表明，所提出的方法對于多徑時(shí)延估計(jì)具有超分辨能力以及魯棒性。

發(fā)表于：9/13/2018 1:43:06 PM

適用于低滾降系數(shù)成型脈沖的定時(shí)恢復(fù)方案

適用于低滾降系數(shù)成型脈沖的定時(shí)恢復(fù)方案[通信與網(wǎng)絡(luò)][通信網(wǎng)絡(luò)]

針對低滾降系數(shù)成型脈沖條件下平方定時(shí)恢復(fù)算法性能下降的問題，提出了基于絕對值非線性定時(shí)估計(jì)器的定時(shí)恢復(fù)方案，并指出絕對值非線性是一類基于高階統(tǒng)計(jì)量定時(shí)恢復(fù)算法的特例，仿真指出當(dāng)滾降系數(shù)在0.1~0.4之間時(shí)，絕對值非線性有顯著的性能增益。并設(shè)計(jì)了相應(yīng)的預(yù)濾波和后濾波結(jié)構(gòu)，給出了仿真性能。

發(fā)表于：9/13/2018 1:36:28 PM

3D設(shè)計(jì)技術(shù)在SiP中的應(yīng)用

3D設(shè)計(jì)技術(shù)在SiP中的應(yīng)用[EDA與制造][工業(yè)自動(dòng)化]

SiP（System-in-Package）系統(tǒng)級封裝技術(shù)是最新的微電子封裝和系統(tǒng)集成技術(shù)，目前已成為電子技術(shù)發(fā)展的熱點(diǎn)。SiP最鮮明的特點(diǎn)就是在封裝中采用了3D（Three Dimensions）技術(shù)，通過3D技術(shù)，可以實(shí)現(xiàn)更高的系統(tǒng)集成度，在更小的面積內(nèi)封裝更多的芯片。從設(shè)計(jì)角度出發(fā)，介紹了應(yīng)用在SiP中的3D設(shè)計(jì)技術(shù)，包括3D基板設(shè)計(jì)技術(shù)和3D組裝設(shè)計(jì)技術(shù)，闡述了3D設(shè)計(jì)的具體思路和方法，可供工程師在設(shè)計(jì)3D SiP時(shí)參考。

發(fā)表于：9/13/2018 12:01:00 PM