0 引言

    隨著集成電路特征尺寸的不斷減小，單粒子效應(yīng)越來越成為影響空間集成電路工作狀態(tài)的主要因素，單粒子瞬態(tài)（Single Event Transient，SET）已經(jīng)成為集成電路軟錯(cuò)誤的主要來源^[1]。目前模擬集成電路的精度越來越高，速度越來越快，即使微小的電壓擾動也會對模擬電路造成非常大的影響，進(jìn)而造成整個(gè)系統(tǒng)的失常。模擬電路對于單粒子效應(yīng)引入的噪聲和擾動十分敏感，在模擬集成電路中SET效應(yīng)是所有單粒子效應(yīng)中最需要進(jìn)行加固消減的^[2]。

    在模擬集成電路中，帶隙基準(zhǔn)源結(jié)構(gòu)被用來為電路提供一個(gè)與溫度無關(guān)的偏置電壓，是模擬集成電路的基本模塊之一。在常見的如LDO電路、PLL電路及數(shù)模轉(zhuǎn)換電路中，廣泛應(yīng)用了帶隙基準(zhǔn)源設(shè)計(jì)。分析帶隙基準(zhǔn)源的單粒子敏感特性，對模擬集成電路加固具有重要意義。本文通過采用單粒子瞬態(tài)脈沖電流模型對一款常規(guī)帶隙基準(zhǔn)源電路進(jìn)行了敏感節(jié)點(diǎn)分析，對于帶隙基準(zhǔn)源中使用的PNP雙極管進(jìn)行了三維建模并且仿真驗(yàn)證了其單粒子敏感特性。最后，針對帶隙基準(zhǔn)源提出了抗單粒子瞬態(tài)加固設(shè)計(jì)。

1 帶隙基準(zhǔn)源基本結(jié)構(gòu)

    本文的帶隙基準(zhǔn)源電路采用了基本的Kuijk帶隙基準(zhǔn)源結(jié)構(gòu)^[3-4]。其主體結(jié)構(gòu)如圖1所示。通過調(diào)節(jié)電阻R₂和R₃的比值以及PNP管偏置電流的比值得到一個(gè)具有零溫度系數(shù)的1.2 V參考電壓^[4]。

    對于此帶隙基準(zhǔn)源其主體為提供“鉗位”功能的放大器電路。在此帶隙基準(zhǔn)源中使用了典型的兩級放大器，其開環(huán)單位增益帶寬約為7 MHz。放大器的主體結(jié)構(gòu)及其電流偏置電路如圖2所示，其偏置電路功能為提供放大器正常工作所需的偏置電流。

2 帶隙基準(zhǔn)源單粒子敏感節(jié)點(diǎn)分析

    在輻射環(huán)境中的高能粒子入射集成電路，影響器件的敏感區(qū)域，在入射軌跡周圍將產(chǎn)生大量電子空穴對，當(dāng)電子空穴對被器件進(jìn)一步收集，將形成瞬態(tài)脈沖，沿著通路向下傳播，在電路的總輸出端將產(chǎn)生瞬態(tài)的波動變化曲線，這種電路中的瞬態(tài)脈沖被稱為單粒子瞬態(tài)效應(yīng)。一般來說，當(dāng)PMOS管或者NMOS管處于關(guān)閉狀態(tài)時(shí)，其漏極和阱之間將形成反偏PN結(jié)，此時(shí)當(dāng)單粒子打入后，反偏PN結(jié)的耗盡區(qū)將會快速收集單粒子電荷，形成瞬態(tài)脈沖電流，從而導(dǎo)致電路狀態(tài)的變化。通常來說，單粒子瞬態(tài)脈沖電流模型是用于仿真集成電路單粒子敏感性的主要工具^[5]，如圖3所示。當(dāng)電路受到單粒子轟擊后，過剩載流子在耗盡區(qū)電場影響下進(jìn)行漂移和擴(kuò)散，形成電流脈沖。使用單粒子瞬態(tài)電流脈沖模型，可以半定量地分析單粒子瞬態(tài)效應(yīng)對于電路的影響，即對整個(gè)電路進(jìn)行單粒子敏感性分析，進(jìn)而為電路級的輻射加固設(shè)計(jì)提供參考。

    將相同的脈沖電流分別注入電路中的各個(gè)節(jié)點(diǎn)，通過記錄輸出電壓的擾動程度和恢復(fù)時(shí)間可以對比找出單粒子敏感節(jié)點(diǎn)。基于此思想，對帶隙基準(zhǔn)源的放大電路進(jìn)行單粒子模擬注入，如圖2中所示，分別對放大器各節(jié)點(diǎn)進(jìn)行瞬態(tài)脈沖電流注入， 脈沖電流總注入電荷約為2.02 pC。其結(jié)果如表1所示。

    由表1可知，對于放大器的主體結(jié)構(gòu)來說其對注入的單粒子瞬態(tài)脈沖電流較為敏感。其中，第一級放大器的輸出節(jié)點(diǎn)O及第二級的輸出節(jié)點(diǎn)P，其對單粒子瞬態(tài)脈沖電流的響應(yīng)最為強(qiáng)烈。

3 帶隙基準(zhǔn)源中垂直型PNP管建模及單粒子效應(yīng)仿真

    對于帶隙基準(zhǔn)源中使用的PNP器件，此前文獻(xiàn)中對其研究較少。在帶隙基準(zhǔn)源中，由于其決定了放大器的輸入，因此，對其的PNP的單粒子敏感性分析十分重要。然而，現(xiàn)有的文獻(xiàn)并無適用于二極管接法垂直型PNP管單粒子效應(yīng)分析的電路級模型，為了更好地分析PNP管的單粒子敏感性，選擇使用TCAD軟件對其進(jìn)行建模，進(jìn)行全三維仿真。圖4所示是根據(jù)0.18 μm工藝庫里的Spice模型建立的垂直PNP模型，其發(fā)射極面積為25 μm²。

    在設(shè)計(jì)的帶隙基準(zhǔn)源電路中，垂直PNP雙極管基極集電極相連，如圖1所示。為了進(jìn)一步分析其單粒子行為，簡化仿真復(fù)雜度，加快仿真速度，采用了如圖5所示的簡化小電路。使用TCAD中的單粒子模型模擬轟擊小電路中PNP管時(shí)，其發(fā)射極電位變化如圖6所示。單粒子打在PNP上，大量的電荷將被集電結(jié)耗盡區(qū)收集，基極和集電極產(chǎn)生較大電流，而由于發(fā)射極和較大的電阻串聯(lián)，在其通路上電流較小，因此發(fā)射極將會產(chǎn)生一個(gè)持續(xù)約1 ns的電壓擾動，電位從0.64 V降至0.29 V。而過剩載流子只能通過集電結(jié)進(jìn)行消耗，基極與集電極電流為發(fā)射極電流的幾十倍，如圖6所示。

    在實(shí)際的電路中，帶隙基準(zhǔn)源的放大器輸入阻抗較大，且其開環(huán)增益帶寬只有7 MHz，反應(yīng)時(shí)間較慢，當(dāng)單粒子打入后，由輸出電壓經(jīng)反饋電阻提供到PNP的電流較小，使得發(fā)射極電位無法快速恢復(fù)，造成較長時(shí)間的不穩(wěn)定工作狀態(tài)。因此，將TCAD中得到的PNP單粒子行為模型提取出來，將其簡化為一個(gè)向下拉0.5 V的持續(xù)3 ns的瞬時(shí)電壓脈沖，如圖7所示。

    利用此設(shè)計(jì)，在電路級上分析PNP單粒子敏感性對帶隙基準(zhǔn)源的影響。對帶隙基準(zhǔn)源的輸入節(jié)點(diǎn)M、N，如圖1所示，分別添加脈沖電壓源，模擬單粒子效應(yīng)對PNP管造成的影響。對于其仿真結(jié)果如圖8所示，當(dāng)脈沖電壓源添加在N節(jié)點(diǎn)上，帶隙基準(zhǔn)源的輸出降低至1.04 V左右，持續(xù)約500 ns。因此帶隙基準(zhǔn)源結(jié)構(gòu)中，PNP管也是十分敏感的器件。

4 帶隙基準(zhǔn)源加固設(shè)計(jì)

    由前文的分析可知，常規(guī)帶隙基準(zhǔn)源中存在多個(gè)單粒子敏感節(jié)點(diǎn)，且在帶隙基準(zhǔn)源中使用的垂直PNP器件也是對單粒子十分敏感的器件。對于帶隙基準(zhǔn)源，如果對每一敏感節(jié)點(diǎn)都進(jìn)行相應(yīng)的加固設(shè)計(jì)，勢必會對整體電路性能造成影響，且其復(fù)雜度大，因此，在帶隙基準(zhǔn)源的實(shí)際應(yīng)用中使用了如圖9所示的加固設(shè)計(jì)。在帶隙基準(zhǔn)源的輸出端添加RC濾波電路，當(dāng)帶隙基準(zhǔn)源輸出電壓發(fā)生變化時(shí)，流經(jīng)RC濾波電路的瞬態(tài)電流將被電容收集，使帶隙輸出電壓緩慢變化。

5 結(jié)論

    本文針對一款常規(guī)帶隙基準(zhǔn)源電路，使用單粒子瞬態(tài)脈沖電流模型進(jìn)行了單粒子敏感性分析。分析發(fā)現(xiàn)，在放大器電路中，其輸出節(jié)點(diǎn)對于單粒子瞬態(tài)極為敏感，當(dāng)單粒子打入時(shí)，產(chǎn)生的瞬態(tài)電流將影響其輸出電壓，進(jìn)而影響下一級電路輸出。并且，創(chuàng)新性地通過TCAD仿真，驗(yàn)證了帶隙基準(zhǔn)源中使用的垂直型PNP雙極管的單粒子敏感性。對于PNP管，在單粒子的作用下，帶隙基準(zhǔn)源輸出將會出現(xiàn)較明顯的擾動。最后，針對帶隙基準(zhǔn)源的單粒子敏感特性，提出了整體加固設(shè)計(jì)建議。

參考文獻(xiàn)

[1] Zhao Yuanfu，Wang Liang，Yue Suge，et al.SEU and SET of 65 nm bulk CMOS flip-flops and their implications for RHBD[J].IEEE Transactions on Nuclear Science，2015，62(6)：2666-2672.

[2] POPP J D.Developing radiation hardened complex system on chip ASICs in commercial ultra-deep submicron CMOS processes[C].2010 IEEE Nuclear and Space Radiation Effects Conference Short Course，Denver，Jul.2010.

[3] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].西安：西安交通大學(xué)出版社，2002.

[4] BROKAW A P.A simple three terminal IC bandgap reference[J].IEEE Journal of Solid-State Circuit，1974，1(9)：388-393.

[5] NASHIYAMA I，HIRAO T，KAMIYA T, et al.Single-event current transients induced by high energy ion microbeams[J].IEEE Transactions on Nuclear Science，1993，40(6)：1935-1940.

作者信息:

隋成龍，韓旭鵬，王  亮，劉家齊，李同德，曹煒亦，趙元富

(北京微電子技術(shù)研究所，北京100076）