0 引言

    伴隨著現(xiàn)代電網(wǎng)系統(tǒng)迅速的發(fā)展升級(jí)，對(duì)電網(wǎng)電力傳輸和配電網(wǎng)絡(luò)的需求越來越高。隨著人力成本的增加以及微處理器技術(shù)的發(fā)展，采用高精度自動(dòng)控制系統(tǒng)來實(shí)現(xiàn)自動(dòng)化的電網(wǎng)檢測和控制，為電力部門的管理和設(shè)備控制節(jié)約成本，成為電力工業(yè)系統(tǒng)的必然選擇。圖1是典型的便攜式電力安全監(jiān)測系統(tǒng)，其利用外部電壓或者電流傳感網(wǎng)絡(luò)來對(duì)一個(gè)周期內(nèi)的信號(hào)進(jìn)行連續(xù)采樣，通過多個(gè)采樣數(shù)據(jù)來計(jì)算其有效值。然后通過數(shù)據(jù)處理電路DSP來完成AD信號(hào)的多路同步轉(zhuǎn)換和測量運(yùn)算。運(yùn)算的結(jié)果同時(shí)被串口傳送給單片機(jī)進(jìn)行數(shù)據(jù)存儲(chǔ)顯示控制，并最終在LCD顯示模塊顯示所需要的信息^[1-3]。

    供電質(zhì)量管理系統(tǒng)對(duì)多相電網(wǎng)的電壓和電流進(jìn)行檢測，同時(shí)監(jiān)控和檢測負(fù)載的頻率諧波。電網(wǎng)系統(tǒng)中電力監(jiān)測的測量精度是通過高精度ADC的同步采樣來實(shí)現(xiàn)的，ADC的電壓測量動(dòng)態(tài)范圍要根據(jù)檢測對(duì)象的最大電壓和測量精度來決定。

    在典型的3相測量系統(tǒng)中，需要對(duì)三路的電流互感器和功率變壓器分別進(jìn)行采樣。典型的變壓器輸出一般在±620 mV以內(nèi)，要對(duì)小信號(hào)進(jìn)行精確測量，就需要高精度的ADC來實(shí)現(xiàn)多通道同步采樣。另外對(duì)電力系統(tǒng)電流的測量同樣對(duì)ADC的動(dòng)態(tài)范圍提出了較高的要求。例如對(duì)于10 A的標(biāo)稱值、100 A的最大測量值和0.2級(jí)的監(jiān)測要求，需要測量系統(tǒng)的總動(dòng)態(tài)范圍大于86 dB。根據(jù)系統(tǒng)需求，典型的電力系統(tǒng)監(jiān)測需要至少14 bit的ADC。本文提出一種多位5階sigma-delta（ΣΔ）ADC，動(dòng)態(tài)范圍大于100 dB，能夠滿足變壓器的小AC輸出進(jìn)行測量，實(shí)現(xiàn)快速的數(shù)據(jù)采集，以便后續(xù)FFT處理。

1 前級(jí)采樣

    圖2是開關(guān)電容采樣保持電路，采集前級(jí)的電壓信號(hào)，供后級(jí)ADC轉(zhuǎn)換。該電路由電容對(duì)C1、C2，開關(guān)S1、S2和差分對(duì)輸入運(yùn)放組成。圖3是采樣保持電路的工作相位，采樣保持電路在相位P₁時(shí)S1閉合，S2打開，C1存儲(chǔ)前級(jí)噪聲和失調(diào)；在相位P₂時(shí)S1打開，S2閉合，C1和C2電容采集前級(jí)噪聲失調(diào)以及信號(hào)，兩次的噪聲和失調(diào)被相關(guān)消除，得到低噪聲的V_h。兩次相關(guān)采樣消除的低頻噪聲帶寬取決于S1和S2的開關(guān)頻率。

2 ADC電路

2.1 調(diào)制器

    圖4是本文的5階3 bit ΣΔ調(diào)制器的系統(tǒng)框圖，該前饋結(jié)構(gòu)帶有局部反饋系數(shù)g₁，比全前饋5階ΣΔ調(diào)制器系統(tǒng)有更好的穩(wěn)定性。引入的局部前饋因子b₁有利于優(yōu)化閉環(huán)噪聲傳輸函數(shù)，獲取更高的信噪比。采用多位量化結(jié)構(gòu)和數(shù)字校正技術(shù)，能夠提升系統(tǒng)的精度和線性度，抑制諧波失真，提高整體的性能。

    圖5是本文的5階3 bit ΣΔ調(diào)制器原理圖，第一級(jí)積分器采用了斬波穩(wěn)定技術(shù)來消除運(yùn)放的失調(diào)和1/f噪聲，以獲取較高的信噪比（SNR）。第二級(jí)至第五級(jí)積分器的噪聲被前級(jí)進(jìn)行了噪聲整形，因此無需再應(yīng)用斬波穩(wěn)定技術(shù)，而且采樣電容值可以等比例縮小，以便減小芯片面積，也有利于降低系統(tǒng)功耗。

    一般而言高階閉環(huán)系統(tǒng)存在穩(wěn)定性問題，如果設(shè)計(jì)不當(dāng)系統(tǒng)會(huì)出現(xiàn)震蕩現(xiàn)象，從而無法正常工作。一般高階調(diào)制器結(jié)構(gòu)的穩(wěn)定性問題通過優(yōu)化參數(shù)和出現(xiàn)震蕩時(shí)系統(tǒng)復(fù)位的方法來解決，從而確保系統(tǒng)正常工作。本文從以下幾個(gè)方面來保證該系統(tǒng)在頻帶內(nèi)穩(wěn)定：（1）引入局部前饋因子b₁，引入局部零點(diǎn)，從而優(yōu)化閉環(huán)噪聲傳輸函數(shù)；（2）采用3 bit量化，提升比較器的線性度；（3）采用前饋結(jié)構(gòu)來降低積分器通路中的信號(hào)分量，從而降低運(yùn)放輸出擺幅，不僅有利于降低功耗，也有利于系統(tǒng)穩(wěn)定；（4）反饋因子g₁有利于降低主通路信號(hào)分量，通過參數(shù)優(yōu)化仿真，獲取較優(yōu)的傳輸函數(shù)系數(shù)^[4-5]。

    通過對(duì)比圖4和圖5，有如下系數(shù)對(duì)應(yīng)關(guān)系：

    圖6是調(diào)制器中積分器所采用的運(yùn)放結(jié)構(gòu)圖，該差分運(yùn)放的共模反饋電路未給出，本文采用的共模反饋電路是簡單的開關(guān)電容共模反饋。第一級(jí)積分器運(yùn)放增益82 dB，帶寬32 MHz。后級(jí)積分器中運(yùn)放增益和帶寬可適當(dāng)降低。

    為了在較低的功耗下提高ADC精度，可以采用多位量化技術(shù)。那么對(duì)于調(diào)制器的DAC反饋環(huán)路來說，多位量化帶來的非線性誤差會(huì)反映在輸出頻譜的雜散上。這個(gè)非線性誤差限制了系統(tǒng)的整體性能，必須通過數(shù)字校正技術(shù)來進(jìn)行抑制。目前得到成功應(yīng)用和驗(yàn)證的數(shù)字校正技術(shù)是動(dòng)態(tài)元件匹配(Dynamic Element Matching，DEM)技術(shù)。實(shí)現(xiàn)DEM技術(shù)的算法有很多，其中數(shù)據(jù)權(quán)重平均(Data Weighted Averaging，DWA)算法應(yīng)用較為廣泛，這得益于該算法實(shí)現(xiàn)簡單、性能較好、有更高的性價(jià)比。本文中采用DWA技術(shù)來改善多位量化給DAC反饋引入的非線性誤差，由于各文獻(xiàn)對(duì)DWA技術(shù)描述得較為詳細(xì)，這里不再贅述^[6-7]。

2.2 數(shù)字濾波器

    高階調(diào)制器進(jìn)行噪聲整形后的帶外噪聲需要高階數(shù)字濾波器進(jìn)行濾除，同時(shí)進(jìn)行了降采樣。雖然數(shù)字濾波器功能簡單，但往往占用了芯片的絕大部分面積。本文僅僅采用六級(jí)梳狀濾波器來實(shí)現(xiàn)降采樣功能。降采樣率為N的六級(jí)梳狀濾波器的頻率響應(yīng)為：

    本文的六級(jí)梳狀濾波器z域?qū)崿F(xiàn)結(jié)構(gòu)框圖如圖7所示，輸入三位信號(hào)經(jīng)過六級(jí)累加器后再進(jìn)行降采樣，最后經(jīng)過六級(jí)差分器濾波后實(shí)現(xiàn)整體的最終降采樣。該結(jié)構(gòu)框圖可以利用MATLAB模型進(jìn)行功能驗(yàn)證，調(diào)制器的輸出碼流作為該六級(jí)梳狀濾波器模型功能驗(yàn)證的信號(hào)輸入，經(jīng)過MATLAB初步驗(yàn)證后再進(jìn)行MODELSIM功能驗(yàn)證^[8-9]。

3 實(shí)驗(yàn)結(jié)果

    本文的ΣΔ ADC采用標(biāo)準(zhǔn)的0.35 μm CMOS工藝流片，芯片照片如圖8所示，面積約為2.1×3.2 mm²。測試電源電壓為5 V，采樣時(shí)鐘頻率為6.4 MHz，過采樣率(OSR)為64，芯片總功耗為26 mW。邏輯分析儀Agilent 16804A用來采集ADC的輸出碼流信號(hào)，并在MATLAB中進(jìn)行數(shù)據(jù)分析。調(diào)制器后仿真的PSD分析結(jié)果如圖9所示。在-1dBFS輸入信號(hào)幅度下，調(diào)制器的SNDR達(dá)到107.5 dB，三次諧波失真小于-110 dB，經(jīng)過數(shù)字濾波后的頻譜圖如圖10所示，SNDR下降了約5 dB，帶外噪聲被顯著降低，可以看出數(shù)字濾波器實(shí)現(xiàn)了預(yù)期的功能。受限于高精度信號(hào)源，圖11只給出了數(shù)字濾波后的測試輸出頻譜圖，可以看出噪底相比較于后仿真結(jié)果提高了約10 dB，但精度依然大于16 dB，動(dòng)態(tài)范圍大于100 dB，滿足電力系統(tǒng)對(duì)ADC的精度要求。

4 結(jié)論

    本文實(shí)現(xiàn)了一種3 bit 5階sigma-delta（ΣΔ）ADC，動(dòng)態(tài)范圍大于100 dB，能夠滿足現(xiàn)代便攜式電力安全監(jiān)測系統(tǒng)對(duì)于ADC的精度要求。

參考文獻(xiàn)

[1] 于克泳，孫建軍.新一代16位8通道同步采樣ADC-AD7606在智能電網(wǎng)中的應(yīng)用[J].電子產(chǎn)品世界，2010，10：63-65.

[2] 程濤.ADI DSP處理器在電力二次設(shè)備領(lǐng)域的應(yīng)用[J].電子技術(shù)應(yīng)用，2009(4)：94-97.

[3] 徐智鋮.電能計(jì)量芯片專用ADC的設(shè)計(jì)[D].西安：西安科技大學(xué)，2006：1-10.

[4] Yang Zhenglin，Yao Libin，Lian Yong.A 0.5 V 35 μW 85 dB DR double-sampled ΔΣ modulator for audio applications[J].IEEE Journal of Solid-State Circuits，2012，47(3)：72-735.

[5] 王龍生，謝亮，金湘亮.電表計(jì)量芯片中sigma-delta ADC的系統(tǒng)級(jí)分析[J].太赫茲科學(xué)與電子信息學(xué)報(bào)，2014，12(6)：917-921.

[6] Li Di，Yang Tangyin，Shi Zuochen，et al.A low-distortion multi-bit sigma-delta ADC with mismatch-shaping DACs for WLAN applications[J].Microelectronics Journal，2015，46(1)：52-58.

[7] 趙津晨，趙夢戀，吳曉波，等.A 0.9 V switched-opamp-based delta-sigma ADC with dual cycle shift DWA[J].Journal of Semiconductors，2013，34(6)：110-117.

[8] 曹楹，任騰龍，洪志良.一種采用斬波穩(wěn)零技術(shù)的16位，96 kHz帶寬Σ-△ AD轉(zhuǎn)換器[J].半導(dǎo)體學(xué)報(bào)，2007(8)：1204-1210.

[9] 王珩，陳勇.Sigma-delta ADC中數(shù)字濾波器設(shè)計(jì)[J].世界科技研究與發(fā)展，2007(1)：44-47.

作者信息:

陳  興，林建廷，毛  越，韓  棟

（國網(wǎng)河南省電力公司南陽供電公司，河南 南陽473000)