国产宗合精品久久无码DVD,李宗瑞35级视频在线观看,国产白浆精品永久网站

頭條

Altera被曝將易主銀湖資本

Altera被曝將易主銀湖資本

2 月 19 日消息，彭博社今天（2 月 19 日）發(fā)布博文，報道稱私募巨頭銀湖資本（Silver Lake Management）正與英特爾進(jìn)行深入談判，計劃收購其可編程芯片部門 Altera 的多數(shù)股權(quán)。

基于FPGA的VGA圖形控制器設(shè)計

利用FPGA設(shè)計并實現(xiàn)了一種VGA圖形控制器。根據(jù)VGA顯示原理，利用VHDL作為邏輯描述語言，在Xilinx的開發(fā)板Nexys2上完成了設(shè)計的功能。通過按動開發(fā)板上的按鍵可切換顯示屏顯示的圖形，可實現(xiàn)橫條紋、豎條紋、方格棋盤等8 bit彩色圖形的顯示。

發(fā)表于：8/29/2013

合作研究取得成功，汽車、工業(yè)和通信電子設(shè)備中的微電子系統(tǒng)進(jìn)一步微型化

研究和開發(fā)高度集成的系統(tǒng)級封裝解決方案的歐洲最大研究項目已圓滿完成。ESiP（高效硅多芯片系統(tǒng)級封裝集成）項目合作伙伴已研制出更緊湊、更可靠的未來系統(tǒng)級封裝解決方案。項目組還開發(fā)出簡化分析和試驗的方法。在英飛凌的帶領(lǐng)下，來自9個歐洲國家的40家合作伙伴——包括微電子企業(yè)和研究機構(gòu)——參與了該合作研究。ESiP項目由9個國家的公共機構(gòu)和ENIAC（歐洲納米計劃顧問委員會）聯(lián)合企業(yè)共同出資。為了通過推動歐洲合作鞏固德國作為微電子基地的地位，德國教育和研究部（BMBF）作為各國最大的部級出資方之一，對這個被列入德國政府高科技戰(zhàn)略的項目給予了大力支持。

發(fā)表于：8/23/2013

萊迪思最新推出即插即用帶有USB接口的iCEstick FPGA評估套件，大幅降低成本并且加快移動設(shè)備的開發(fā)

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布推出iCEstick評估套件，一款易于使用、帶有USB接口、拇指大小的開發(fā)板，可以讓工程師和系統(tǒng)架構(gòu)師迅速評估和開發(fā)基于萊迪思iCE40? mobileFPGA?系列的移動設(shè)備解決方案，iCE40? mobileFPGA?系列是全球首款也是唯一一款專為移動設(shè)備市場而設(shè)計的FPGA。該套件加速了使用該器件的解決方案的開發(fā)，擁有針對紅外和傳感器功能的硬件特性和參考設(shè)計，適用于智能手機、平板電腦、游戲機以及其他有著嚴(yán)格的低成本、低功耗和快速上市時間要求的應(yīng)用。

發(fā)表于：8/21/2013

4路視頻合成系統(tǒng)的FPGA設(shè)計

給出一種4路視頻合成系統(tǒng)的FPGA設(shè)計，介紹了FPGA與AD芯片TVP5154的I2C通信配置、有效視頻數(shù)據(jù)的抽取方法、SRAM乒乓操作以及FPGA對于視頻的拼接處理方法。

發(fā)表于：8/19/2013

基于FPGA的自適應(yīng)濾波器的研究與開發(fā)

使用Xilinx公司最新生產(chǎn)的Spartan-6系列FPGA芯片，采用自頂而下的方法成功設(shè)計出一種基于LMS算法的橫向自適應(yīng)濾波器，并且通過了仿真檢驗，到達(dá)了設(shè)計目標(biāo),能實現(xiàn)預(yù)期功能。

發(fā)表于：8/16/2013

一種基于CPLD的編碼器抗干擾電路設(shè)計

在交流伺服系統(tǒng)中，準(zhǔn)確可靠地獲取編碼器信號是整個閉環(huán)控制的關(guān)鍵；而編碼器信號常受外界干擾，會產(chǎn)生誤碼脈沖，給伺服控制帶來了偏差。在分析了增量式光電編碼器的原理及誤碼產(chǎn)生原因、總結(jié)編碼器信號處理方法后，設(shè)計了一種基于CPLD的具有編碼器差分信號輸入、誤碼濾除和鑒相功能的電路，提高了編碼器信號檢查的可靠性，并得到了很好的實際應(yīng)用。具體分析了濾除誤碼原理，并給出了設(shè)計原理圖和Quartus II下的仿真結(jié)果。

發(fā)表于：8/16/2013

基于FPGA的仿人機器人面部驅(qū)動系統(tǒng)

針對單片機在處理多任務(wù)事件時的延時問題，提出了基于現(xiàn)場可編程門陣列(FPGA)的驅(qū)動系統(tǒng)設(shè)計方案。根據(jù)FPGA的多任務(wù)可并行處理特點，分別進(jìn)行設(shè)計和驗證并通過在一片F(xiàn)PGA上統(tǒng)一實例化模塊，簡化了驅(qū)動系統(tǒng)的硬件結(jié)構(gòu)。實驗表明，基于FPGA的驅(qū)動系統(tǒng)可有效提高面部表情控制準(zhǔn)確度和表情再現(xiàn)速率。

發(fā)表于：8/15/2013

行業(yè)首個ASIC級架構(gòu):UltraScale 架構(gòu)

需要創(chuàng)新架構(gòu)方法來管理支持全面線路速率智能處理的每秒數(shù)百 Gb 級系統(tǒng)性能，將其擴展至 TB 乃至每秒萬億次性能水平。不僅要提升每個晶體管或系統(tǒng)模塊的性能，或擴展系統(tǒng)中模塊的數(shù)量，同時還要從根本上改進(jìn)通信、時鐘、重要路徑與互聯(lián)，充分滿足海量數(shù)據(jù)流與智能數(shù)據(jù)包、DSP 和／或線路速率圖形處理需求。

發(fā)表于：8/8/2013

基于FT245BM和FPGA的數(shù)據(jù)采集設(shè)計

基于FT245BM和FPGA設(shè)計了一個高速數(shù)據(jù)采集系統(tǒng)。主控制器采用MCU和FPGA，MCU通過串口接收PC機打包發(fā)送的命令，通過主控模塊控制AD采集信號，在FPGA中形成數(shù)據(jù)流，并通過USB總線傳輸給PC機。此設(shè)計簡化了USB通信，提高了軟件編寫效率，減少了電子元器件的使用。經(jīng)過PC機軟件測試，PC機采集到的數(shù)據(jù)和原輸入數(shù)據(jù)變化趨勢基本一致，符合設(shè)計要求。

發(fā)表于：8/8/2013

遠(yuǎn)程數(shù)字圖像監(jiān)控系統(tǒng)的FPGA實現(xiàn)

以現(xiàn)場可編程門陣列(FPGA)為中央處理器，融合CMOS圖像傳感器技術(shù)、無線網(wǎng)絡(luò)傳輸技術(shù)和彩色圖像處理技術(shù)等，設(shè)計一套集圖像采集、預(yù)處理、壓縮和傳輸為一體的遠(yuǎn)程圖像監(jiān)控系統(tǒng)。借助硬件可編程邏輯語言現(xiàn)場配置D5M數(shù)碼相機開發(fā)套件，及基于串口的GPRS數(shù)據(jù)傳輸模塊，并對彩色數(shù)字圖像進(jìn)行小波壓縮處理，最終完成對現(xiàn)場圖像的遠(yuǎn)程監(jiān)控。

發(fā)表于：8/8/2013