国产精品制服丝袜第一页,亚洲AV日韩AV永久无码绿巨人

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

一種多芯片串行收發(fā)器糾偏方法

在一些特定的應(yīng)用場(chǎng)景下，需要支持單板內(nèi)多芯片串行收發(fā)器糾偏。要求各接收/發(fā)送機(jī)輸入/出的數(shù)據(jù)相位差很小，比如250pS。為了達(dá)到該技術(shù)指標(biāo)要求，必須使用多通道相位對(duì)齊技術(shù)、輸入輸出FIFO旁路技術(shù)。通常

發(fā)表于：2013/9/16

為FPGA供電簡(jiǎn)便易行 -寫給采用FPGA的數(shù)字工程師

作者:SureenaGupta德州儀器我不得不承認(rèn)，隨著時(shí)間的推移為FPGA供電變得越來(lái)越復(fù)雜，本文提供一些建議，希望可以幫助簡(jiǎn)化FPGA的電源解決方案，使用戶能夠創(chuàng)建出快速便捷的解決方案。在為FPGAEETOPTI社區(qū)

發(fā)表于：2013/9/16

基于FPGA的無(wú)線傳感網(wǎng)絡(luò)信道波形整形濾波器

針對(duì)模擬濾波器設(shè)計(jì)靈活性差且不能很好地支持?jǐn)?shù)據(jù)通信的并行和速度等問(wèn)題，利用Altera公司CycloneII系列中的EP2C35F672C6N芯片完成了基于FPGA的WSN信道波形整形濾波器的設(shè)計(jì)。通過(guò)功能創(chuàng)建、計(jì)算查表法系數(shù)、建立內(nèi)存數(shù)據(jù)表、Verilog-HDL編程、Quartus-II平臺(tái)下進(jìn)行FPGA綜合、ModelSim時(shí)序仿真、DE2開發(fā)板下載調(diào)試等過(guò)程，實(shí)現(xiàn)了波形整形硬件平臺(tái)通過(guò)USB接口與主機(jī)的通信。測(cè)試結(jié)果表明，該波形整形濾波器具有低成本、頻率可擴(kuò)展、即插即用等優(yōu)點(diǎn)，使用方便。

發(fā)表于：2013/9/13

LTE系統(tǒng)中基于FPGA速率匹配算法的仿真及實(shí)現(xiàn)

速率匹配是LTE系統(tǒng)中重要的組成部分。在詳細(xì)分析3GPP協(xié)議中Turbo編碼速率匹配算法的基礎(chǔ)上，給出了一種基于FPGA的速率匹配實(shí)現(xiàn)方案。該方案通過(guò)乒乓操作以減少速率匹配的處理延時(shí)；并以Virtex-6芯片為平臺(tái)，完成了仿真、綜合、板級(jí)驗(yàn)證等工作。結(jié)果表明，基于該方案的速率匹配算法能夠明顯地縮小處理延遲。

發(fā)表于：2013/9/13

基于SoPC的星載微波輻射計(jì)的數(shù)據(jù)采集系統(tǒng)

應(yīng)用MC8051軟核處理器，在FPGA上設(shè)計(jì)實(shí)現(xiàn)了基于軟核的輻射計(jì)的科學(xué)數(shù)據(jù)采集，并通過(guò)1553B總線將數(shù)據(jù)傳送到地面接收的采集系統(tǒng)。該方案在Xilinx公司FPGA芯片XC2V3000上得到了驗(yàn)證，滿足航天星載微波輻射計(jì)多通道高分辨率的要求。

發(fā)表于：2013/9/12

基于FPGA的指針反饋式低功耗Viterbi譯碼器設(shè)計(jì)

為了滿足復(fù)雜的無(wú)線通信系統(tǒng)功耗以及性能要求，提出并設(shè)計(jì)了一種指針反饋式Viterbi譯碼器。該譯碼器使相鄰時(shí)刻的各狀態(tài)轉(zhuǎn)移滿足單向一對(duì)一指向關(guān)系，并根據(jù)傳統(tǒng)譯碼器初始譯碼狀態(tài)從狀態(tài)0延伸的特點(diǎn)，通過(guò)每一時(shí)刻不斷更新的狀態(tài)指針指向當(dāng)前時(shí)刻譯碼路徑狀態(tài)，同時(shí)輸出譯碼結(jié)果。算法仿真以及FPGA和CMOS綜合結(jié)果表明，該譯碼器功耗降低60%，譯碼延時(shí)小，并且在信噪比較高的情況下有很好的譯碼性能，特別適用于約束長(zhǎng)度大、譯碼狀態(tài)數(shù)多的情況。

發(fā)表于：2013/9/12

Imagination 和臺(tái)積電攜手，共同提升業(yè)界領(lǐng)先的 GPU 性能

領(lǐng)先的多媒體、處理器、通信和云技術(shù)提供商Imagination Technologies(IMG.L) 今天宣布，該公司正與臺(tái)積電合作，共同推動(dòng)其業(yè)界領(lǐng)先的PowerVR GPU 達(dá)到下一代性能的新境界。雙方初期的合作已為PowerVR Series6 GPU 內(nèi)核提升了25% 的整體性能，其中部分關(guān)鍵模塊與現(xiàn)有設(shè)計(jì)流程相比更達(dá)到30% 的性能提升。

發(fā)表于：2013/9/12

Xilinx在IDF13上展示業(yè)界首款FPGA 80Gbps網(wǎng)絡(luò)接口卡和最新Intel QPI接口實(shí)現(xiàn)方案

All Programmable FPGA、SoC和3D IC的全球領(lǐng)先供應(yīng)商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在2013英特爾開發(fā)者論壇(IDF 2013)上展示了業(yè)界首款基于FPGA的80Gbps集成流量管理器(TM)的網(wǎng)絡(luò)接口（ NIC）解決方案，以及一個(gè)通過(guò)Intel QuickPath Interconnect (QPI)通訊協(xié)議將FPGA連接到全新Intel® Xeon® E5-2600 v2處理器的實(shí)現(xiàn)方案。

發(fā)表于：2013/9/12

Xilinx與生態(tài)伙伴啟動(dòng)All Programmable抽象化計(jì)劃助力更多設(shè)計(jì)人員并將生產(chǎn)力提升高達(dá)15倍

All Programmable FPGA、SoC和3D IC的全球領(lǐng)先供應(yīng)商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布啟動(dòng)All Programmable抽象化計(jì)劃，幫助硬件設(shè)計(jì)人員提高生產(chǎn)力并力助系統(tǒng)及軟件開發(fā)人員直接利用All Programmable FPGA、SoC和3D IC。

發(fā)表于：2013/9/11

基于FPGA和DVI視頻接收器設(shè)計(jì)

給出了一個(gè)符合DVI1.0規(guī)范的基于FPGA的視頻接收器的實(shí)現(xiàn)方法,該方法利用FPGA內(nèi)置的PLL和IODELAY模塊實(shí)現(xiàn)時(shí)鐘恢復(fù)和相位調(diào)整,可節(jié)約數(shù)字時(shí)鐘管理模塊(DCM)；利用FPGA內(nèi)置的ISERDES和DDR實(shí)現(xiàn)串/并轉(zhuǎn)換，并用邏輯來(lái)實(shí)現(xiàn)字對(duì)齊，利用FIFO來(lái)實(shí)現(xiàn)通道對(duì)齊;最后經(jīng)過(guò)解碼，輸出視頻信號(hào)。與采用專用視頻接口接收芯片相比，其充分利用FPGA自身的資源，提高了系統(tǒng)集成度，減少了資源消耗。

發(fā)表于：2013/9/6