国产一国产一级无码秋霞电影院 ,成人小说视频一区,国产精品yellow

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

Xilinx Vivado設(shè)計(jì)套件加入全新UltraFast設(shè)計(jì)方法

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布針對(duì)其Vivado設(shè)計(jì)套件推出UltraFast?設(shè)計(jì)方法。這套綜合性的設(shè)計(jì)方法能幫助采用Vivado設(shè)計(jì)套件的設(shè)計(jì)團(tuán)隊(duì)加速設(shè)計(jì)進(jìn)程，準(zhǔn)確預(yù)測設(shè)計(jì)進(jìn)度。賽靈思正通過其Vivado設(shè)計(jì)套件、用戶指南、視頻和講師指導(dǎo)的培訓(xùn)課程、第三方工具以及IP等，全面簡化該設(shè)計(jì)方法的采用，并促進(jìn)其廣泛部署.。

發(fā)表于：10/29/2013

使用賽靈思Vivado設(shè)計(jì)套件的九大理由

您的開發(fā)團(tuán)隊(duì)是否需要在極短的時(shí)間內(nèi)打造出既復(fù)雜又富有競爭力的新一代系統(tǒng)？賽靈思All Programmable器件可助您一臂之力，它相對(duì)傳統(tǒng)可編程邏輯和I/O，新增了軟件可編程ARM®處理系統(tǒng)、可編程模擬混合信號(hào)(AMS)子系統(tǒng)和不斷豐富的高復(fù)雜度的IP，支持開發(fā)團(tuán)隊(duì)突破原有的種種設(shè)計(jì)限制。賽靈思有多種All Programmable器件可供用戶選擇，構(gòu)成這些器件的各種硅片組合使用賽靈思獨(dú)特的高性能3D堆疊硅片互聯(lián)技術(shù)彼此互聯(lián)。這些領(lǐng)先一代的All Programmable器件為用戶提供的功能，遠(yuǎn)超常規(guī)可編程邏輯所能及，為用戶開啟了一個(gè)全面可編程系統(tǒng)集成的新時(shí)代。

發(fā)表于：10/24/2013

萊迪思半導(dǎo)體推出新的超低密度FPGA，用于實(shí)現(xiàn)環(huán)境感知移動(dòng)設(shè)備“永遠(yuǎn)在線”的傳感器解決方案

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布推出新的超低密度iCE40? FPGA，提供世界上最靈活的單芯片傳感器解決方案，使得新一代環(huán)境感知、超低功耗的移動(dòng)設(shè)備成為現(xiàn)實(shí)。iCE40 FPGA系列新增加的器件使客戶能夠在一個(gè)更小的空間內(nèi)集成更多的功能。1.4mm x 1.48mm x 0.45mm的封裝，足夠小且經(jīng)濟(jì)實(shí)惠，幾乎可以在任何地方使用，減少電路板面積并且降低系統(tǒng)復(fù)雜度。

發(fā)表于：10/23/2013

基于FPGA的高精度電磁信號(hào)采集系統(tǒng)設(shè)計(jì)

為了滿足瞬變電磁探測中晚期電磁信號(hào)采集的要求，選擇高性能24位模數(shù)轉(zhuǎn)換器AD7762，以FPGA為控制核心實(shí)現(xiàn)信號(hào)的高精度采集，結(jié)合USB2.0接口芯片CY7C68013-A，將采集的數(shù)據(jù)高速傳輸至上位機(jī)，上位機(jī)采用LabVIEW作為開發(fā)平臺(tái)，完成數(shù)據(jù)顯示和分析功能。實(shí)驗(yàn)結(jié)果表明，基于FPGA的電磁信號(hào)采集系統(tǒng)具有良好的性能指標(biāo)和擴(kuò)展性,測量準(zhǔn)確，能夠滿足電磁探測數(shù)據(jù)采集的要求。

發(fā)表于：10/22/2013

Altera DC-DC電源轉(zhuǎn)換器解決方案系統(tǒng)功效提高35%，而電路板面積減小了50%

Altera公司(Nasdaq: ALTR)今天發(fā)布四款新參考設(shè)計(jì)，這些設(shè)計(jì)采用了通過收購Enpirion®而獲得的電源技術(shù)。參考設(shè)計(jì)為FPGA用戶和電路板開發(fā)人員提供了全包電源解決方案，與競爭電源解決方案相比，功效提高35%，電路板面積減小50%，總材料(BOM)體電容成本降低了50%。Altera電源優(yōu)化參考設(shè)計(jì)以可下載設(shè)計(jì)包的形式提供給客戶，在Altera開發(fā)套件硬件中進(jìn)行了演示?，F(xiàn)在可以下載面向Cyclone® V SoC的設(shè)計(jì)包，本季度末還會(huì)提供面向28 nm FPGA的其他設(shè)計(jì)包。

發(fā)表于：10/22/2013

基于ARM和FPGA的DMD驅(qū)動(dòng)波形實(shí)驗(yàn)平臺(tái)

提出了一種基于ARM和FPGA的數(shù)字微鏡器件（DMD）驅(qū)動(dòng)波形實(shí)驗(yàn)平臺(tái)的設(shè)計(jì),該設(shè)計(jì)由數(shù)字微鏡驅(qū)動(dòng)器和電壓轉(zhuǎn)換器兩部分構(gòu)成。闡述了數(shù)字微鏡驅(qū)動(dòng)器和電壓轉(zhuǎn)換器的硬件工作原理,以及ARM微控制器和FPGA的軟件工作流程。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能夠達(dá)到預(yù)計(jì)的設(shè)計(jì)要求。

發(fā)表于：10/21/2013

Altium推出Altium Designer 14

智能系統(tǒng)設(shè)計(jì)自動(dòng)化的全球領(lǐng)導(dǎo)者及3D PCB 設(shè)計(jì)解決方案（Altium Designer）和嵌入軟件開發(fā)（TASKING）供應(yīng)商Altium有限公司近日宣布推出其旗艦產(chǎn)品Altium Designer的最新版本Altium Designer 14。

發(fā)表于：10/21/2013

Xilinx與臺(tái)積公司宣布全線量產(chǎn)采用CoWoSTM技術(shù)的28nm All Programmable 3D IC系列

All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）和臺(tái)積公司（TWSE: 2330, NYSE: TSM）今天共同宣布，業(yè)界首款異構(gòu)(Heterogeneous)3D ICVirtex-7 HT系列產(chǎn)品正式量產(chǎn)。這一里程碑式事件標(biāo)志著賽靈思旗下28nm 3D IC 系列產(chǎn)品全線量產(chǎn)。賽靈思這些采用臺(tái)積公司的CoWoS（Chip-on-Wafer-on-Substrate）技術(shù)開發(fā)而成的28nm3D IC產(chǎn)品，通過在同一系統(tǒng)上集成多個(gè)芯片，從而帶來明顯的芯片尺寸縮小以及功耗和性能的優(yōu)勢(shì)。此次28nm3D IC 系列產(chǎn)品在量產(chǎn)上的成就，為賽靈思未來在臺(tái)積公司20SoC和16FinFET工藝上取得新的成功奠定了堅(jiān)實(shí)的基礎(chǔ)，同時(shí)也進(jìn)一步鞏固了賽靈思在All Programmable 3D IC領(lǐng)域的領(lǐng)導(dǎo)地位。

發(fā)表于：10/21/2013

Altera面向OpenCL的SDK是FPGA業(yè)界首個(gè)實(shí)現(xiàn)Khronos標(biāo)準(zhǔn)

Altera公司(NASDAQ: ALTR)今天宣布，其面向OpenCL的SDK通過OpenCL 1.0標(biāo)準(zhǔn)一致性測試，并被收錄在Khronos集團(tuán)OpenCL一致性產(chǎn)品名錄。Altera是唯一能夠提供FPGA最優(yōu)OpenCL解決方案的公司，支持軟件開發(fā)人員充分利用FPGA大規(guī)模并行體系結(jié)構(gòu)來實(shí)現(xiàn)系統(tǒng)加速。Altera將在10月16-17日在加州圣克拉拉舉辦的2013 Linley處理器大會(huì)上演示其OpenCL解決方案。

發(fā)表于：10/17/2013

基于FPGA的AVS幀內(nèi)預(yù)測電路設(shè)計(jì)

提出了一種AVS高清視頻編碼器幀內(nèi)預(yù)測模塊硬件結(jié)構(gòu)。通過對(duì)AVS幀內(nèi)預(yù)測各個(gè)預(yù)測模式的分析，設(shè)計(jì)了幀內(nèi)預(yù)測編碼流水線結(jié)構(gòu)和模式預(yù)測運(yùn)算單元電路。根據(jù)各預(yù)測模式的編碼運(yùn)算關(guān)系，合理安排流水線結(jié)構(gòu)，采用8 bit數(shù)據(jù)并行流水處理，實(shí)現(xiàn)了高清視頻幀內(nèi)預(yù)測實(shí)時(shí)編碼。將除Plane模式之外的其他預(yù)測模式采用同一硬件電路來實(shí)現(xiàn)，對(duì)運(yùn)算比較復(fù)雜的Plane模式單獨(dú)設(shè)計(jì)了硬件結(jié)構(gòu)，節(jié)省了硬件資源。

發(fā)表于：10/16/2013