亚洲免费一级无码片,亚洲成AV人片在WWW鸭子,亚洲AV无码精品蜜桃

頭條

Altera被曝將易主銀湖資本

Altera被曝將易主銀湖資本

2 月 19 日消息，彭博社今天（2 月 19 日）發(fā)布博文，報(bào)道稱私募巨頭銀湖資本（Silver Lake Management）正與英特爾進(jìn)行深入談判，計(jì)劃收購(gòu)其可編程芯片部門 Altera 的多數(shù)股權(quán)。

基于FPGA的數(shù)字脈沖成形技術(shù)的研究

采用FPGA作為主控芯片，實(shí)現(xiàn)數(shù)字化脈沖成形電路。該數(shù)字化脈沖成形電路不僅可以替代傳統(tǒng)的模擬濾波成形電路，而且可以減少模擬電路中的白噪聲，提高系統(tǒng)的靈活性和穩(wěn)定性，具有一定的理論意義和實(shí)用價(jià)值。

發(fā)表于：9/25/2013

Xilinx及生態(tài)系統(tǒng)在IBC 2013上演示用于專業(yè)廣播系統(tǒng)的All Programmable Smarter解決方案

All Programmable FPGA、SoC和3D IC的全球領(lǐng)先供應(yīng)商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布，賽靈思及其生態(tài)系統(tǒng)合作伙伴在2013國(guó)際廣播大會(huì)(IBC 2013)上演示用于專業(yè)廣播系統(tǒng)的All Programmable Smarter 解決方案。演示項(xiàng)目涵蓋UltraHD超高清視頻解決方案、實(shí)時(shí)視頻引擎(RTVE)、SMPTE 2022 IP視頻傳輸、Zynq®-7000 All Programmable SoC 視頻開發(fā)套件，以及多個(gè)賽靈思聯(lián)盟計(jì)劃成員的多個(gè)演示。

發(fā)表于：9/23/2013

如何通過創(chuàng)建自己的外設(shè)來提高Zynq SoC的處理速度

ZynqSoC架構(gòu)的主要優(yōu)勢(shì)之一就是能夠通過在器件的可編程邏輯內(nèi)構(gòu)建外設(shè)來加快處理速度。這是AdamTaylor計(jì)劃編寫的Zynq-7000AllProgrammableSoC實(shí)際操作教程系列的第三部分。前兩部分教程分別刊登在《賽靈

發(fā)表于：9/22/2013

TSMC和Synopsys攜手將定制設(shè)計(jì)擴(kuò)展到16納米節(jié)點(diǎn)

為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識(shí)產(chǎn)權(quán)（IP）及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）日前宣布：Synopsys Laker®定制設(shè)計(jì)解決方案已經(jīng)通過TSMC 16-nm FinFET制程的設(shè)計(jì)規(guī)則手冊(cè)(DRM)第0.5版的認(rèn)證，同時(shí)從即刻起可以提供一套TSMC 16-nm可互通制程設(shè)計(jì)套件（iPDK）。憑借其對(duì)iPDK標(biāo)準(zhǔn)強(qiáng)大的支持，Synopsys的Laker定制解決方案為用戶提供了從180-nm到16-nm的多種TSMC工藝技術(shù)的全面對(duì)接。除了對(duì)TSMC 16-nm V0.5 iPDK的支持，Laker工具也已實(shí)現(xiàn)了增強(qiáng)，以確保能夠充分利用FinFET技術(shù)的優(yōu)勢(shì)。

發(fā)表于：9/22/2013

標(biāo)準(zhǔn)測(cè)試：Vivado的 ESL功能可加速Zynq SoC上的IP設(shè)計(jì)

FPGA被廣泛用作信號(hào)處理應(yīng)用中的原型設(shè)計(jì)或SoC實(shí)現(xiàn)工具。它們具備大規(guī)模并行處理功能、豐富的片上存儲(chǔ)器異構(gòu)模塊以及DSP構(gòu)建塊，是一款高效的實(shí)現(xiàn)方案，往往能夠比肩標(biāo)準(zhǔn)的微處理器、DSP和GPU。而集成ARM® 硬處理器和可編程邏輯的賽靈思28nm Zynq®-7000 All Programmable SoC的問世，則使賽靈思器件對(duì)嵌入式系統(tǒng)來說更富吸引力。

發(fā)表于：9/22/2013

基于SoPC的智能巡跡小車的設(shè)計(jì)

本設(shè)計(jì)以SoPC套件E-Play-1c12上配置的Cyclone系列FPGA芯片EP1C12Q240C8為控制單元，加以直流電機(jī)、光電傳感器、超聲波傳感器和電源電路以及其他電路構(gòu)成?？刂菩≤囋趯ぼ墔^(qū)能夠沿黑線行駛，并能在相應(yīng)的區(qū)域加/減速，進(jìn)入尋光區(qū)后開始在光源的引導(dǎo)下到達(dá)終止線停止。同時(shí)，在小車行駛過程中車首點(diǎn)陣式液晶滾動(dòng)顯示字幕，實(shí)時(shí)顯示小車行駛的時(shí)間及路程。

發(fā)表于：9/18/2013

諾丁漢英盛德芯片設(shè)計(jì)學(xué)院第一批畢業(yè)生全部簽約跨國(guó)公司

Mentor Graphics Corp. 今天宣布，金九之初，寧波諾丁漢大學(xué)迎來了世界各地的新同學(xué)，同時(shí)，也送走了一批畢業(yè)生。他們是學(xué)校英盛德芯片設(shè)計(jì)學(xué)院的第一批學(xué)生，目前已經(jīng)全部簽約跨國(guó)公司。

發(fā)表于：9/18/2013

萊迪思半導(dǎo)體公司與TI和Mentor Graphics聯(lián)合舉辦互連研討會(huì)

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布將在中國(guó)的多個(gè)城市舉辦研討會(huì)，幫助設(shè)計(jì)工程師解決新興的互連解決方案的挑戰(zhàn)。來自TI、Mentor Graphics和萊迪思的專家將探討針對(duì)各種多樣化的設(shè)計(jì)要求的互連解決方案的選擇和設(shè)計(jì)方法。

發(fā)表于：9/18/2013

一種多芯片串行收發(fā)器糾偏方法

在一些特定的應(yīng)用場(chǎng)景下，需要支持單板內(nèi)多芯片串行收發(fā)器糾偏。要求各接收/發(fā)送機(jī)輸入/出的數(shù)據(jù)相位差很小，比如250pS。為了達(dá)到該技術(shù)指標(biāo)要求，必須使用多通道相位對(duì)齊技術(shù)、輸入輸出FIFO旁路技術(shù)。通常

發(fā)表于：9/16/2013

為FPGA供電簡(jiǎn)便易行 -寫給采用FPGA的數(shù)字工程師

作者:SureenaGupta德州儀器我不得不承認(rèn)，隨著時(shí)間的推移為FPGA供電變得越來越復(fù)雜，本文提供一些建議，希望可以幫助簡(jiǎn)化FPGA的電源解決方案，使用戶能夠創(chuàng)建出快速便捷的解決方案。在為FPGAEETOPTI社區(qū)

發(fā)表于：9/16/2013