頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 基于FPGA的指针反馈式低功耗Viterbi译码器设计 为了满足复杂的无线通信系统功耗以及性能要求，提出并设计了一种指针反馈式Viterbi译码器。该译码器使相邻时刻的各状态转移满足单向一对一指向关系，并根据传统译码器初始译码状态从状态0延伸的特点，通过每一时刻不断更新的状态指针指向当前时刻译码路径状态，同时输出译码结果。算法仿真以及FPGA和CMOS综合结果表明，该译码器功耗降低60%，译码延时小，并且在信噪比较高的情况下有很好的译码性能，特别适用于约束长度大、译码状态数多的情况。 發(fā)表于：2013/9/12 Imagination 和台积电携手，共同提升业界领先的 GPU 性能 领先的多媒体、处理器、通信和云技术提供商Imagination Technologies(IMG.L) 今天宣布，该公司正与台积电合作，共同推动其业界领先的PowerVR GPU 达到下一代性能的新境界。双方初期的合作已为PowerVR Series6 GPU 内核提升了25% 的整体性能，其中部分关键模块与现有设计流程相比更达到30% 的性能提升。 發(fā)表于：2013/9/12 Xilinx在IDF13上展示业界首款FPGA 80Gbps网络接口卡和最新Intel QPI接口实现方案 All Programmable FPGA、SoC和3D IC的全球领先供应商赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在2013英特尔开发者论坛(IDF 2013)上展示了业界首款基于FPGA的80Gbps集成流量管理器(TM)的网络接口（ NIC）解决方案，以及一个通过Intel QuickPath Interconnect (QPI)通讯协议将FPGA连接到全新Intel® Xeon® E5-2600 v2处理器的实现方案。 發(fā)表于：2013/9/12 Xilinx与生态伙伴启动All Programmable抽象化计划 助力更多设计人员并将生产力提升高达15倍 All Programmable FPGA、SoC和3D IC的全球领先供应商赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布启动All Programmable抽象化计划，帮助硬件设计人员提高生产力并力助系统及软件开发人员直接利用All Programmable FPGA、SoC和3D IC。 發(fā)表于：2013/9/11 基于FPGA和DVI视频接收器设计 给出了一个符合DVI1.0规范的基于FPGA的视频接收器的实现方法,该方法利用FPGA内置的PLL和IODELAY模块实现时钟恢复和相位调整,可节约数字时钟管理模块(DCM)； 利用FPGA内置的ISERDES和DDR实现串/并转换，并用逻辑来实现字对齐，利用FIFO来实现通道对齐;最后经过解码，输出视频信号。与采用专用视频接口接收芯片相比，其充分利用FPGA自身的资源，提高了系统集成度，减少了资源消耗。 發(fā)表于：2013/9/6 Altera的FPGA与Micron混合内存立方实现互操作，共同引领业界 Altera公司(NASDAQ: ALTR)和Micron技术有限公司(NASDAQ: MU) (“Micron”)今天宣布，双方联合成功展示了Altera Stratix® V FPGA和Micron混合内存立方 (Hybrid Memory Cube, 简称HMC)的互操作性。采用这一成功的技术，系统设计人员能够在下一代通信和高性能计算设计中充分发挥FPGA和SoC的HMC优势。这一展示表明了Altera的10代系列产品对HMC产品的支持进行了早期验证，能够及时将产品推向市场，包括Stratix 10以及Arria 10 FPGA和SoC。 發(fā)表于：2013/9/5 在Zynq上用MIG扩展内存(1)-XPS 硬件平台：ZC706开发板软件工具：XPS&SDK14.4MIG(MemoryInterfaceGenerator)的基本配置：AXI接口:200MHz,32bitMemory接口:800MHz,64bitStep1:创建工程启动XPS14. 發(fā)表于：2013/9/3 在Zynq上用MIG扩展内存(2)-Vivado篇 硬件平台：ZC706开发板软件工具：Vivado2013.2Step1:创建工程启动Vivado2013.2,创建一个新的工程zc706_mig。选中Createprojectsubdirectory。选择RTLProject 發(fā)表于：2013/9/2 Xilinx Vivado HLS中Floating-Point（浮点）设计编码风格与技巧 XilinxVivadoHLS中Floating-Point（浮点）设计编码风格与技巧GeorgeWang(王宏强)–XilinxDSPSpecialist尽管通常Fixed-Point（定点）比Floating-Point（浮点）算法的FPGA实现要更快，且面积更高效， 發(fā)表于：2013/9/2 专家秘笈大放送：Vivado HLS中指针作为top函数参数的处理 HarvestGuo:xilinx指针作为C语言精华，对于软件设计者比较好理解，但是在xilinxvivadoHLS高级语言综合的设计中，由于其综合后对应的硬件元素难以用软件的概念解释，常 發(fā)表于：2013/9/2 <…227228229230231232233234235236…>
