摘  要： 應(yīng)用MC8051軟核處理器，在FPGA上設(shè)計實現(xiàn)了基于軟核的輻射計的科學(xué)數(shù)據(jù)采集，并通過1553B總線將數(shù)據(jù)傳送到地面接收的采集系統(tǒng)。該方案在Xilinx公司FPGA芯片XC2V3000上得到了驗證，滿足航天星載微波輻射計多通道高分辨率的要求。
關(guān)鍵詞： 微波輻射計；數(shù)據(jù)采集系統(tǒng)；現(xiàn)場可編程邏輯門陣列；片上可編程系統(tǒng)；軟核處理器

    微波輻射計是一種高靈敏度的接收機,其對科學(xué)數(shù)據(jù)和溫度等輔助數(shù)據(jù)的采集精度和速度都要求較高。片上可編程系統(tǒng)的高效性和靈活性可以充分滿足微波輻射計的高分辨率、高采樣率的多通道快速數(shù)據(jù)采集要求，提高了輻射計數(shù)據(jù)采集和控制的效率。
1 系統(tǒng)結(jié)構(gòu)
    所述多通道高分辨率輻射計采集系統(tǒng)共16個輸入通道，Ch1~Ch16為16路采集通道輸入，采集模擬電平范圍為-10 V~10 V。其系統(tǒng)結(jié)構(gòu)框圖如圖1所示，由多路選通AD轉(zhuǎn)換電路、FPGA電路和通信電路3個部分組成，多路選通AD轉(zhuǎn)換電路部分由多路選通芯片ADG506ATQ和AD轉(zhuǎn)換芯片AD976A組成。通道采集電信號由ADG-506ATQ選擇需要采集的電信號輸出到AD轉(zhuǎn)換芯片進(jìn)行轉(zhuǎn)換，這樣只需要使用1片AD芯片即可分時采集16個通道的信號，大大節(jié)省了AD的芯片數(shù)，降低了硬件的成本和復(fù)雜度。AD976A是ADI公司生產(chǎn)的模數(shù)轉(zhuǎn)換器，具有功耗低、速度快、精度高等特點，采集精度達(dá)到16 bit。單通道最高采樣速率達(dá)200 kS/s，16 bit的分辨率，最大積分非線性誤差僅為2 LSB，并可做到16 bit不失碼，在輸入電壓為-10 V~10 V的條件下達(dá)到的采集精度為0.003 V，高靈敏度的星載微波輻射計需要的采集精度為±3 mV，采用該芯片有效地保證了采集的精度。

1.1 MC8051 IP核的結(jié)構(gòu)
    嵌入式片上可編程系統(tǒng)SoPC包括硬核處理器和軟核處理器兩種類型[1]，本星載輻射計多通道高分辨率數(shù)據(jù)采集系統(tǒng)采用的處理器屬于軟核處理器。
    MC8051 IP核頂層結(jié)構(gòu)圖如圖2所示，核心由定時器/計數(shù)器、ALU、串行接口和控制單元各模塊組成。ROM 和RAM 模塊不包括于核心內(nèi)，處于設(shè)計的頂層，方便不同的應(yīng)用設(shè)計及仿真。

    圖3為綜合后時序報告的一部分，給出了Mc8051_core的時序。可以看到，雖然設(shè)計中處理器以12 MHz的時鐘頻率運行，但其最大路徑延時僅為3.359 ns，所以處理器軟核在此芯片中理論上最高可達(dá)到297.681 MHz的頻率。

1.2 數(shù)據(jù)采集系統(tǒng)電路實現(xiàn)
1.2.1 FPGA部分電路設(shè)計
    FPGA電路部分由兩個8051軟核、RAM和FIFO組成。其中第一個軟核處理器負(fù)責(zé)分時選擇16路通道的數(shù)據(jù)并控制AD轉(zhuǎn)換芯片轉(zhuǎn)換成數(shù)字信號，按順序存儲到FIFO中，供第二個8051軟核處理器讀取。第二個軟核處理器則負(fù)責(zé)將存儲到FIFO的采集數(shù)據(jù)按照一定的數(shù)據(jù)格式形成數(shù)據(jù)包，通過BU65170控制的1553B總線下傳給地面接收站供后期使用和處理。1553B是目前通用的星上設(shè)備通信總線，通過該總線進(jìn)行通信保證了數(shù)據(jù)的可靠傳輸。
1.2.2 多通道AD轉(zhuǎn)換電路設(shè)計
    多通道選擇AD轉(zhuǎn)換電路如圖4所示。電路的供電為±12 V兩路，輸入通道信號為±10 V的電壓，經(jīng)ADG506選通一路輸入到AD976，由8051核處理器給一個轉(zhuǎn)換脈沖啟動AD轉(zhuǎn)換，轉(zhuǎn)換結(jié)束后AD976的數(shù)據(jù)線即輸出轉(zhuǎn)換后的數(shù)字信號，再由8051核處理器讀取，存儲到FPGA內(nèi)部的FIFO里[2]。

1.2.3 1553B通信接口設(shè)計
    1553B通信接口的實現(xiàn)選用了DDC′s ACE/Mini-ACE系列的BU-65170芯片。該芯片在FPGA和MIL-STD-1553B總線之間提供了完整、靈活的接口，完整的BC/RT/MT多協(xié)議、存儲器管理和中斷邏輯，4K×16字（每字16 bit）的靜態(tài)分配內(nèi)存作為到處理器總線的接口。本文選用的是BU-65170的遠(yuǎn)程終端模式（RT）[3]。
    Bu-65170可選擇在12 MHz和16 MHz兩種時鐘頻率下工作，集成了編碼/解碼器，雙收發(fā)器和協(xié)議處理器，數(shù)據(jù)按一定的協(xié)議經(jīng)編碼/解碼器處理，通過雙收發(fā)器A/B 來完成與1553B總線間的數(shù)據(jù)傳遞，數(shù)據(jù)的傳輸速度最大可達(dá)1 Mb/s[4]。
2 數(shù)據(jù)采集系統(tǒng)軟件設(shè)計
    軟件采用匯編語言開發(fā)，使用MedWin平臺。選擇匯編語言的原因是：它可以直接對寄存器進(jìn)行操作，與自定義的51軟核處理器可以進(jìn)行更好的配合。另外，匯編語言的每一條命令執(zhí)行時間可以準(zhǔn)確判斷，這使其可以更好地滿足設(shè)計中對于精確時間控制的要求。指令執(zhí)行時間為1~4個時鐘周期，如果采用12 MHz頻率的時鐘，一個時鐘周期為83 ns左右。兩個8051核處理器之間有一個握手的過程，其中采集8051軟核處理器會給出一個通知讀取數(shù)據(jù)包的中斷信號，通知通信的8051軟核處理器讀取FIFO的采集數(shù)據(jù)包。采集軟核處理器程序流程圖如圖5所示，F(xiàn)PGA程序流程圖如圖6所示。

    采用最通用Modelsim進(jìn)行仿真。圖7為FIFO數(shù)據(jù)讀寫仿真結(jié)果。兩幅圖中自上至下的信號依次為輸入數(shù)據(jù)、輸出數(shù)據(jù)、空標(biāo)識、滿標(biāo)識、半滿標(biāo)識、讀時鐘、讀使能、寫時鐘、寫使能。圖7(a)為向FIFO寫數(shù)據(jù)的過程，讀時鐘不變，空標(biāo)識在有數(shù)據(jù)輸入之后變?yōu)?lsquo;0’。圖7(b)為從FIFO讀數(shù)據(jù)的過程，在半滿標(biāo)識有效后，通信模塊處理器開始輸出讀時鐘讀出數(shù)據(jù)。從圖中可以看到寫入和讀出的數(shù)據(jù)相符。
3 數(shù)據(jù)采集系統(tǒng)仿真與調(diào)試
    圖8是對BU-65170芯片寄存器區(qū)寫入初始化參數(shù)的一部分。圖中S_SELECT信號為片選信號，strbd為數(shù)據(jù)有效信號，最后一組信號為寫入數(shù)據(jù)。由于持續(xù)為寫狀態(tài)，所以RD信號保持不變。

    結(jié)果表明，F(xiàn)PGA各模塊工作正常，符合設(shè)計要求。
    本文結(jié)合航天應(yīng)用的星載微波輻射計工程實現(xiàn)的要求，討論了基于微波輻射計的多通道、高分辨率數(shù)據(jù)采集系統(tǒng)的原理，并采用現(xiàn)場可編程門陣列（FPGA）和片上可編程系統(tǒng)SoPC的8051軟核處理器實現(xiàn)了該數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計和FPGA模塊設(shè)計，進(jìn)行了部分模塊的功能仿真和時序仿真，通過了系統(tǒng)調(diào)試仿真驗證，實現(xiàn)了設(shè)計的目的。
參考文獻(xiàn)
[1] 郭兵，沈艷，林永宏，等.SoC技術(shù)原理與應(yīng)用[M].北京：清華大學(xué)出版社，2006.
[2] 孫茂華，鄭震藩，張升偉，等.風(fēng)云三號衛(wèi)星微波濕度計數(shù)據(jù)處理與系統(tǒng)控制的冗余設(shè)計方案[J].遙感技術(shù)與應(yīng)用，2007，22(2)：147-151.
[3] DDC公司.ACE/Mini-ACE series BC/RT/MT advanced  communication engine Integrated 1553 terminal user′s guide[Z].2007.
[4] DDC公司.MIL-STD-1553 designer′s guide[Z].1998.