頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。 最新資訊 Kintex 7系列GTX在CPRI下的應(yīng)用 7系列GTX在CPRI下的應(yīng)用Kintex7系列的GTX，以其良好的性能和功耗表現(xiàn)，已經(jīng)成為業(yè)界FPGA選型時(shí)的明星。由于其良好的DFE性能，它能提供高達(dá)12.5Gbps的過(guò)背板能力，能支持在插損高達(dá)30dB的信道上可靠傳輸。在眾多的 發(fā)表于：7/11/2013 基于MicroBlaze 的嵌入式系統(tǒng)設(shè)計(jì) 摘要：當(dāng)今時(shí)代,嵌入式系統(tǒng)已經(jīng)無(wú)所不在,與人們的日常生活息息相關(guān)。嵌入式系統(tǒng)以微處理器為核心,以計(jì)算機(jī)技術(shù)為基礎(chǔ),其主要特征是實(shí)時(shí)性強(qiáng)。據(jù)統(tǒng)計(jì),目前世界上微處理器每年生產(chǎn)總量的95%以上都是面向嵌入式系 發(fā)表于：7/11/2013 DSP和FPGA構(gòu)成多普勒測(cè)量系統(tǒng) 隨著FPGA性能和容量的改進(jìn)，使用FPGA執(zhí)行DSP功能的做法變得越來(lái)越普遍。在許多情況下，同一應(yīng)用中同時(shí)使用處理器和FPGA，采用協(xié)處理架構(gòu)，讓FPGA執(zhí)行預(yù)處理或后處理操作，以加快處理速度。本文說(shuō)明如何將FPGA和與 發(fā)表于：7/11/2013 Xilinx Zynq-7000如何保護(hù)客戶的知識(shí)產(chǎn)權(quán) 本文描述了XilinxZynq-7000如何通過(guò)芯片內(nèi)嵌的AES-256解密引擎和HMAC(Keyed-hashedmessageauthenticationcode)認(rèn)證引擎來(lái)保護(hù)客戶的知識(shí)產(chǎn)權(quán)，防止拷貝、抄板等損害客戶知識(shí)產(chǎn)權(quán)事件的發(fā)生?；?/a> 發(fā)表于：7/11/2013 賽靈思基于ASIC級(jí)新架構(gòu)UltraScale的20nm器件投片！ 在28nm器件中，賽靈思占了60%~65%的市場(chǎng)份額；賽靈思的通信客戶中，40%的客戶本意用ASIC設(shè)計(jì)產(chǎn)品，最后都轉(zhuǎn)向采用賽靈思的FPGA。 發(fā)表于：7/10/2013 基于NiosII的微型數(shù)控測(cè)井地面系統(tǒng)研究 研究一種基于NiosII軟核的微型數(shù)控測(cè)井地面系統(tǒng)。該測(cè)井地面系統(tǒng)的核心部分是數(shù)據(jù)采集箱，利用超大規(guī)模的可編程邏輯器件和SoPC技術(shù)，簡(jiǎn)化了采集箱的硬件結(jié)構(gòu)，實(shí)現(xiàn)了采集箱的進(jìn)一步微型化，提高了系統(tǒng)的性能，增強(qiáng)了系統(tǒng)的可維護(hù)性和可擴(kuò)展性。 發(fā)表于：7/10/2013 TD-LTE系統(tǒng)中基于FPGA的解調(diào)與解擾的仿真和實(shí)現(xiàn) 基于FPGA實(shí)現(xiàn)TD-LTE系統(tǒng)中的解調(diào)與解擾。包括解調(diào)與解擾的介紹、max-log-map算法的介紹、方案的構(gòu)成、FPGA實(shí)現(xiàn)流程以及實(shí)現(xiàn)結(jié)果分析。在Virtex-6芯片上進(jìn)行了仿真、綜合、板級(jí)驗(yàn)證。實(shí)現(xiàn)結(jié)果表明，該解調(diào)與解擾算法應(yīng)用到TD-LTE射頻一致性測(cè)試儀表中具有良好的高效性和可靠性。 發(fā)表于：7/5/2013 用OpenCV和Vivado HLS加速基于Zynq SoC的嵌入式視覺應(yīng)用開發(fā) 作者：FernandoMartinezVallina賽靈思公司HLS設(shè)計(jì)方法工程師Vallina@xilinx.comJoséRobertoAlvarez賽靈思公司視頻技術(shù)工程設(shè)計(jì)總監(jiān)jalvarez@xilinx.com將VivadoHLS與OpenCV庫(kù)配合使用，既 發(fā)表于：7/4/2013 如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī) 作者：AdamTaylorEADSAstrium公司首席工程師電子郵件地址：aptaylor@theiet.org狀態(tài)機(jī)往往是FPGA開發(fā)的主力。選擇合適的架構(gòu)和實(shí)現(xiàn)方法將確保您獲得一款最佳解決方案。FPGA常常用于執(zhí)行基于序列和控制的行 發(fā)表于：7/4/2013 Vivado HLS 簡(jiǎn)化浮點(diǎn)PID控制器設(shè)計(jì) 作者：DanieleBagni賽靈思公司DsP專家電子郵箱：Daniele.bagni@xilinx.comGiulioCorradi賽靈思公司IsM高級(jí)系統(tǒng)架構(gòu)師電子郵箱：Giulio.corradi@xilinx.com這種全新的賽靈思綜合工具可將手動(dòng)流程實(shí)現(xiàn)自動(dòng)化，從 發(fā)表于：7/4/2013 ?…230231232233234235236237238239…?
