頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 Altera发布第10代产品路线图 年底提供14nm测试芯片 Altera的下一代产品将是出人意料的Stratix 10 、Arria 10。为什么会这样命名呢？Altera将于2013年提供14 nm Stratix 10 FPGA测试芯片，2014年为Stratix 10 FPGA提供Quartus II软件支持。 發(fā)表于：2013/6/13 基于VHDL的数字系统层次化设计方法 通过对数字频率计系统的设计，介绍了基于VHDL语言的数字系统层次化设计方法。首先将数字系统按功能划分为不同的模块，各模块电路的设计通过VHDL语言编程实现，然后建立顶层电路原理图。使用MAX+PLUS II开发软件完成设计输入、编译、逻辑综合和功能仿真，最后在CPLD上实现数字系统的设计。结果表明，使用这种设计方法可以大大地简化硬件电路的结构，具有可靠性高、灵活性强等特点。 發(fā)表于：2013/6/6 基于FPGA的B码同步信号源的设计 Cyclone是Altera公司推出的低价格、高容量的FPGA，具有多达20 060个逻辑单元和173个可使用的I/O管脚。IRIG-B码是标准时间码格式之一，广泛应用于靶场时间信息的传递和各系统的信号同步。利用FPGA和高精度频率源设计的同步信号源，将同步信号精度由原来的200 ns提高到10 ns，并实现了系统的小型化、模块化。结果表明，该系统运行稳定，调试方便，具有较强的抗干扰能力和实际应用价值。 發(fā)表于：2013/6/4 Vivado高效设计案例博客大赛 “工欲善其事，必先利其器”！工程界的精英们，All Programmable is Imperative（可编程势在必行）的时代，面向未来10年All Programmable 器件开发的行业首个SoC增强型设计套件Vivado Design Suit，为设计行业带来的是快速、高效、简单易用；是率先上市；是迅速击败竞争对手的利器。如果您正在使用或者已经掌握了这个强大的利器，我们期待着您怀抱广阔的社区精神不吝分享Vivado强大的功能优势，以帮助和推动更多的设计者走出传统的设计流程，让他们的设计从几年变成几个月，从几个月变成几天，从几天变成几个小时! 發(fā)表于：2013/6/1 声纳图像对比度增强的并行算法研究 分析了MATLAB并行计算工具箱中各部件的关系，在Windows环境下搭建了并行计算集群;采用滑动邻域操作对声纳图像进行了对比度增强处理;重点介绍了MATLAB下的数据并行编程，利用分布式数组设计了集群环境下的图像增强并行算法。实验结果表明,MATLAB强大的内部函数使得并行计算易于实现，有效地提高了图像处理的实时性。 發(fā)表于：2013/5/31 一种遥测数据实时压缩系统 介绍了一种遥测数据实时压缩系统的设计方案，该设计以FPGA+DSP为硬件架构，以具有一阶差分预测的ARC编码为无损压缩方案，达到了较高的压缩去除率和较快的压缩速度，适合在可靠性要求较高的遥测系统中使用。经实验验证,无损压缩系统有效地缓解了遥测系统的传输带宽压力。 發(fā)表于：2013/5/21 基于W5300和FPGA的实时数据采集系统设计 为实现数据采集的实时传输和远程控制，设计并实现了基于W5300和FPGA的实时数据采集系统。系统选用W5300搭建网络模块，采用TCP协议与远程上位机通信，控制以AD7357为核心的A/D模块进行数据采集。通过对系统稳定性和准确性的反复测试，最终可实现两路A/D以1.5 MS/s采样率对50 Hz~750 kHz信号的准确采样并向远程上位机实时传输数据。 發(fā)表于：2013/5/20 Altera收购 Enpirion，拥有自己的电源专家 Altera 于2013年5月15日宣布其已就收购 Enpirion, Inc. 一事签署了最终合并协议。这次收购是Altera近年来的最大收购，耗资约1.4亿美元现金。 發(fā)表于：2013/5/17 基于FPGA的高速多通道数据采集系统设计 介绍一种基于FPGA的数据采集系统的设计，以Cyclone Ⅱ系列的EP2C35F484芯片为主控单元，配合模数转换芯片ADS7825和USB传输控制芯片CY7C68013，并结合外围电路实现了采集系统。基于Quartus Ⅱ9.0平台，实现了对ADS7825芯片和CY7C68013芯片的控制与通信，并采用Verilog硬件描述语言，实现了系统的仿真，给出了系统核心模块的时序仿真波形图。经测试，系统实现了对多路模拟信号的采集，具有良好的稳定性、快速性。 發(fā)表于：2013/5/16 基于NiosII的自由落体分析仪的设计 给出了一种研究自由落体运动的新方法，提出了一种以Altera NiosII的SoPC为核心处理单元的自由落体分析仪的设计方案，并介绍了分析仪的软硬件设计过程。该自由落体分析仪可提高测量精度，使复杂的系统在单片FPGA上实现。实验结果表明，该系统稳定可靠，各项指标均已经达到设计要求。 發(fā)表于：2013/5/10 <…235236237238239240241242243244…>
