頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 您的系统时间准确吗？ 作者：AustinLesea赛灵思实验室首席工程师austin.lesea@xilinx.comSymmetricom公司推出的微型GPS用振荡器能方便地替换系统设计中的原子钟。该振荡器搭配赛灵思ZynqSoC，就能构建NTP服务器。 發(fā)表于：2013/6/25 无MCU的USB2.0设备控制器IP设计与验证 实现了一种无需MCU的USB2.0设备控制器IP核。使用硬件电路代替传统单片机实现的MCU和固件功能，支持高速(480 Mb/s)和全速(12 Mb/s)传输。所设计的IP核在FPGA上经过了验证，结果表明它可以作为独立的模块用于SoC系统中。 發(fā)表于：2013/6/14 Mentor Graphics验证平台为ARM AMBA 5 CHI和AMBA 4 ACE两款设计增添高速缓存一致性和互联性能 Mentor Graphics公司（纳斯达克代码：MENT）今天宣布Questa®和Veloce®平台已经增添了高速缓存一致性互联子系统验证。对于按照ARM的AMBA 5 CHI规格设计高性能、分布式计算系统以及按照ARM的AMBA 4 ACE规范设计移动应用设备的工程团队而言，他们现已完全能够验证出：互联子系统实现最大程度的系统级性能以及分布式高速缓存存储器具有一致性。 發(fā)表于：2013/6/13 Altera发布第10代产品路线图 年底提供14nm测试芯片 Altera的下一代产品将是出人意料的Stratix 10 、Arria 10。为什么会这样命名呢？Altera将于2013年提供14 nm Stratix 10 FPGA测试芯片，2014年为Stratix 10 FPGA提供Quartus II软件支持。 發(fā)表于：2013/6/13 基于VHDL的数字系统层次化设计方法 通过对数字频率计系统的设计，介绍了基于VHDL语言的数字系统层次化设计方法。首先将数字系统按功能划分为不同的模块，各模块电路的设计通过VHDL语言编程实现，然后建立顶层电路原理图。使用MAX+PLUS II开发软件完成设计输入、编译、逻辑综合和功能仿真，最后在CPLD上实现数字系统的设计。结果表明，使用这种设计方法可以大大地简化硬件电路的结构，具有可靠性高、灵活性强等特点。 發(fā)表于：2013/6/6 基于FPGA的B码同步信号源的设计 Cyclone是Altera公司推出的低价格、高容量的FPGA，具有多达20 060个逻辑单元和173个可使用的I/O管脚。IRIG-B码是标准时间码格式之一，广泛应用于靶场时间信息的传递和各系统的信号同步。利用FPGA和高精度频率源设计的同步信号源，将同步信号精度由原来的200 ns提高到10 ns，并实现了系统的小型化、模块化。结果表明，该系统运行稳定，调试方便，具有较强的抗干扰能力和实际应用价值。 發(fā)表于：2013/6/4 Vivado高效设计案例博客大赛 “工欲善其事，必先利其器”！工程界的精英们，All Programmable is Imperative（可编程势在必行）的时代，面向未来10年All Programmable 器件开发的行业首个SoC增强型设计套件Vivado Design Suit，为设计行业带来的是快速、高效、简单易用；是率先上市；是迅速击败竞争对手的利器。如果您正在使用或者已经掌握了这个强大的利器，我们期待着您怀抱广阔的社区精神不吝分享Vivado强大的功能优势，以帮助和推动更多的设计者走出传统的设计流程，让他们的设计从几年变成几个月，从几个月变成几天，从几天变成几个小时! 發(fā)表于：2013/6/1 声纳图像对比度增强的并行算法研究 分析了MATLAB并行计算工具箱中各部件的关系，在Windows环境下搭建了并行计算集群;采用滑动邻域操作对声纳图像进行了对比度增强处理;重点介绍了MATLAB下的数据并行编程，利用分布式数组设计了集群环境下的图像增强并行算法。实验结果表明,MATLAB强大的内部函数使得并行计算易于实现，有效地提高了图像处理的实时性。 發(fā)表于：2013/5/31 一种遥测数据实时压缩系统 介绍了一种遥测数据实时压缩系统的设计方案，该设计以FPGA+DSP为硬件架构，以具有一阶差分预测的ARC编码为无损压缩方案，达到了较高的压缩去除率和较快的压缩速度，适合在可靠性要求较高的遥测系统中使用。经实验验证,无损压缩系统有效地缓解了遥测系统的传输带宽压力。 發(fā)表于：2013/5/21 基于W5300和FPGA的实时数据采集系统设计 为实现数据采集的实时传输和远程控制，设计并实现了基于W5300和FPGA的实时数据采集系统。系统选用W5300搭建网络模块，采用TCP协议与远程上位机通信，控制以AD7357为核心的A/D模块进行数据采集。通过对系统稳定性和准确性的反复测试，最终可实现两路A/D以1.5 MS/s采样率对50 Hz~750 kHz信号的准确采样并向远程上位机实时传输数据。 發(fā)表于：2013/5/20 <…235236237238239240241242243244…>
