羞羞漫画在线,好爽毛片一区二区

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

基于NiosII和3G無(wú)線網(wǎng)絡(luò)的遠(yuǎn)程數(shù)據(jù)傳輸系統(tǒng)

為了實(shí)現(xiàn)有線網(wǎng)絡(luò)難以覆蓋的遠(yuǎn)程數(shù)據(jù)傳輸，設(shè)計(jì)了基于NiosII系統(tǒng)的遠(yuǎn)程數(shù)據(jù)傳輸系統(tǒng)。系統(tǒng)中使用FPGA芯片的IP核構(gòu)建NiosII控制系統(tǒng)和與3G模塊通信的UART接口，同時(shí)設(shè)計(jì)了數(shù)據(jù)傳輸控制程序和通信協(xié)議，實(shí)現(xiàn)了通過3G無(wú)線網(wǎng)絡(luò)的數(shù)據(jù)遠(yuǎn)程傳輸。針對(duì)電力系統(tǒng)的遠(yuǎn)程數(shù)據(jù)采集進(jìn)行了測(cè)試，系統(tǒng)功能完善,運(yùn)行可靠。

發(fā)表于：3/28/2013

基于MSP430和FPGA的三線串行接口測(cè)試儀的設(shè)計(jì)

通過研究三線串行接口的構(gòu)成原理，設(shè)計(jì)了一種基于MSP430單片機(jī)和FPGA的三線串行接口測(cè)試儀。該測(cè)試儀利用MSP430單片機(jī)來(lái)控制三線傳輸功能，由FPGA產(chǎn)生三線傳輸時(shí)序，由相應(yīng)的上位機(jī)軟件來(lái)測(cè)試數(shù)據(jù)通信。經(jīng)測(cè)試，該測(cè)試儀具有使用方便、功能齊全、性能穩(wěn)定等特點(diǎn), 能夠較好應(yīng)用于航天領(lǐng)域的三線串行接口通信測(cè)試中。

發(fā)表于：3/28/2013

基于CY7C68013A的FPGA配置和通信接口設(shè)計(jì)

為了同時(shí)實(shí)現(xiàn)計(jì)算機(jī)對(duì)FPGA進(jìn)行在線配置和高速數(shù)據(jù)傳輸，提出了一種基于CY7C68013A芯片的USB2.0接口設(shè)計(jì)方案。介紹了以CY7C68013A芯片為核心的系統(tǒng)硬件電路設(shè)計(jì)和軟件編程，詳細(xì)分析了CY7C68013A固件程序設(shè)計(jì)方法。CY7C68013A芯片在配置FPGA時(shí)受芯片內(nèi)部CPU控制，配置速度為6 Mb/s，而在數(shù)據(jù)傳輸時(shí)采用從屬FIFO模式以實(shí)現(xiàn)高速數(shù)據(jù)通信。該方案可以廣泛應(yīng)用到軟件無(wú)線電項(xiàng)目開發(fā)中。

發(fā)表于：3/25/2013

萊迪思宣布推出針對(duì)微型系統(tǒng)的世界上最小的FPGA

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布推出iCE40 LP384 FPGA，超低密度FPGA擴(kuò)展的iCE40系列的最小器件。能夠使設(shè)計(jì)人員快速地添加新的功能，使成本敏感、空間受限、低功耗的產(chǎn)品差異化，新的小尺寸FPGA對(duì)許多應(yīng)用是理想的選擇，諸如便攜式醫(yī)療監(jiān)護(hù)儀、智能手機(jī)、數(shù)碼相機(jī)、電子書閱讀器和緊湊的嵌入式系統(tǒng)。

發(fā)表于：3/25/2013

圖形處理中投影變換的硬件設(shè)計(jì)與驗(yàn)證

描述了基于浮點(diǎn)處理單元的投影變換的硬件實(shí)現(xiàn)。以提高速度為設(shè)計(jì)目標(biāo)，采用Verilog語(yǔ)言進(jìn)行設(shè)計(jì)和實(shí)現(xiàn)，使用ISE進(jìn)行邏輯綜合，并用SystemVerilog進(jìn)行建模驗(yàn)證。結(jié)果表明，本設(shè)計(jì)極大地提高了圖形處理的速度。

發(fā)表于：3/25/2013

導(dǎo)彈角速度編碼器組合測(cè)試系統(tǒng)信號(hào)源設(shè)計(jì)

基于計(jì)算機(jī)串行通信總線，在單片機(jī)的控制下使用一片F(xiàn)PGA芯片控制DDS模塊完成了信號(hào)源的設(shè)計(jì)，同時(shí)控制DDS芯片AD9959完成任意波形的產(chǎn)生以作為備用的信號(hào)源。基于QuartusII 7.2軟件環(huán)境和VHDL語(yǔ)言完成了軟件程序的設(shè)計(jì)。仿真和試驗(yàn)表明，該信號(hào)源穩(wěn)定性好，信號(hào)精度及分辨率高，頻率、相位、幅度可靈活調(diào)整，具有很好的通用性，能夠滿足角速度編碼器組合測(cè)試系統(tǒng)的性能指標(biāo)和技術(shù)要求，具有很好的應(yīng)用價(jià)值。

發(fā)表于：3/22/2013

一種DDS任意波形發(fā)生器的ROM優(yōu)化方法

提出了一種改進(jìn)的基于直接頻率合成技術(shù)（DDS）的任意波形發(fā)生器在現(xiàn)場(chǎng)可編程門陣列（FPGA）上的實(shí)現(xiàn)方法。首先將三角波、正弦波、方波和升/降鋸齒波的波形數(shù)據(jù)寫入片外存儲(chǔ)器，當(dāng)調(diào)用時(shí)再將相應(yīng)的數(shù)據(jù)移入FPGA的片上RAM，取代分區(qū)塊的將所有類型波形數(shù)據(jù)同時(shí)存儲(chǔ)在片上RAM中的傳統(tǒng)方法；再利用正弦波和三角波的波形在4個(gè)象限的對(duì)稱性以及鋸齒波的線性特性，通過硬件反相器對(duì)波形數(shù)據(jù)和尋址地址值進(jìn)行處理，實(shí)現(xiàn)了以1/4的數(shù)據(jù)量還原出精度不變的模擬信號(hào)，從而將整體的存儲(chǔ)量減小為原始設(shè)計(jì)方案的5%。經(jīng)驗(yàn)證，這種改進(jìn)方法正確可行，能夠大大降低開發(fā)成本。

發(fā)表于：3/22/2013

PSoC 4架構(gòu)全面挑戰(zhàn)8位、16位和32位獨(dú)立式MCU

賽普拉斯PSoC 4架構(gòu)可面向嵌入式設(shè)計(jì)提供業(yè)界最靈活、最低功耗的ARM®Cortex?-M0器件，真正可擴(kuò)展、可無(wú)限重配置的架構(gòu)，采用組件設(shè)計(jì)方法，必將對(duì)8位、16位和32位獨(dú)立式MCU發(fā)起挑戰(zhàn)。

發(fā)表于：3/22/2013

Altera Cyclone V GT FPGA是業(yè)界第一款符合5 Gbps PCIe Gen2要求的低功耗FPGA

Altera公司 (NASDAQ: ALTR)今天宣布，其28 nm Cyclone® V GT FPGA全面通過了PCI Express® (PCIe®) 2.0規(guī)范的兼容性測(cè)試。Cyclone V GT FPGA目前已經(jīng)投產(chǎn)，是業(yè)界第一款實(shí)現(xiàn)了5 Gbps數(shù)據(jù)速率并支持PCIe 2.0互操作性的低成本、低功耗FPGA。在最近的PCI-SIG實(shí)驗(yàn)室測(cè)試中，Cyclone V GT FPGA成功通過了所有PCI-SIG®兼容性和互操作性測(cè)試，目前已經(jīng)收錄到PCI-SIG Integrators名錄中。與以前的FPGA相比，在開發(fā)基于PCIe Gen2的應(yīng)用時(shí)，Cyclone V GT FPGA幫助開發(fā)人員大幅度降低了系統(tǒng)成本和系統(tǒng)功耗。

發(fā)表于：3/20/2013

Xilinx擴(kuò)展領(lǐng)先一代All Programmable SoC產(chǎn)品線打造Smarter無(wú)線、廣播及醫(yī)療系統(tǒng)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出Zynq-7000系列的最新成員-Zynq?-7100 All Programmable SoC。該器件集成了業(yè)界性能最高的數(shù)字信號(hào)處理（DSP）功能，可滿足新一代“智能（Smart）”無(wú)線、廣播、醫(yī)學(xué)最嚴(yán)格的可編程系統(tǒng)集成要求。

發(fā)表于：3/20/2013