国产精品高清电影,国产欧美日韩综合精品一区二区

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開(kāi)發(fā)的現(xiàn)場(chǎng)可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。

賽靈思針對(duì)回程應(yīng)用推出完全自適應(yīng)千兆位級(jí)點(diǎn)對(duì)點(diǎn)微波調(diào)制解調(diào)器IP

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出面向回程應(yīng)用的全新千兆位級(jí)1024QAM點(diǎn)對(duì)點(diǎn)（PtP）微波調(diào)制解調(diào)器IP。這款調(diào)制解調(diào)器解決方案在設(shè)計(jì)過(guò)程中充分采納了一級(jí)OEM廠商的寶貴意見(jiàn)，并采用賽靈思的28nm All Programmable器件。對(duì)于無(wú)線OEM廠商來(lái)說(shuō)，這個(gè)調(diào)制解調(diào)器方案代表了一個(gè)巨大的機(jī)會(huì)，可以支持他們?cè)谄涞统杀靖咝阅芪⒉ɑ爻唐脚_(tái)中集成差異化、靈活性以及可編程等功能。

發(fā)表于：2/25/2013

Achronix開(kāi)始交付其22納米Speedster22i系列FPGA

AchronixSemiconductor公司今日宣布：公司已開(kāi)始將其業(yè)界領(lǐng)先的Speedster®22i HD1000可編程邏輯器件（FPGA）發(fā)運(yùn)給客戶。該器件采用英特爾領(lǐng)先的22納米3D Tri-Gate晶體管技術(shù)，其功耗是競(jìng)爭(zhēng)對(duì)手同類器件的一半。是業(yè)內(nèi)唯一內(nèi)嵌10/40/100G以太網(wǎng)MAC、100Gbps Interlaken、PCI Express Gen1/2/3和2.133 Gbps DDR3控制器硬核的FPGA器件。它能幫助用戶的高帶寬解決方案降低一半成本.

發(fā)表于：2/21/2013

賽靈思針對(duì)大批量應(yīng)用大幅提升設(shè)計(jì)生產(chǎn)力

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布Artix?-7 FPGA AC701評(píng)估套件正式推出，專門支持開(kāi)發(fā)滿足低成本、低功耗應(yīng)用需求的高性能系統(tǒng)。這款最新評(píng)估套件配套提供All Programmable Artix-7 200T器件，并包括設(shè)計(jì)人員所需的工具、IP和參考設(shè)計(jì)，不僅可以幫助他們快速啟動(dòng)開(kāi)發(fā)工作，同時(shí)又能使其充分利用業(yè)界領(lǐng)先FPGA的單位功耗系統(tǒng)性能優(yōu)勢(shì)。

發(fā)表于：2/20/2013

Synopsys通過(guò)提供經(jīng)生產(chǎn)驗(yàn)證的設(shè)計(jì)工具與IP來(lái)推進(jìn)對(duì)FinFET技術(shù)的采用

為芯片和電子系統(tǒng)加速創(chuàng)新提供軟件、知識(shí)產(chǎn)權(quán)（IP）及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）日前宣布：即日起提供其基于FinFET技術(shù)的半導(dǎo)體設(shè)計(jì)綜合解決方案。

發(fā)表于：2/19/2013

基于CPLD的ГОСТ18977總線收發(fā)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)現(xiàn)有俄式ГОСТ18977總線的實(shí)現(xiàn)方式中傳輸速率不兼容的問(wèn)題，設(shè)計(jì)并實(shí)現(xiàn)了一種基于CPLD的ГОСТ18977總線收發(fā)系統(tǒng)。該系統(tǒng)利用CPLD進(jìn)行分頻，可兼容不同的總線傳輸速率；并通過(guò)CPLD實(shí)現(xiàn)系統(tǒng)的邏輯設(shè)計(jì)與收發(fā)控制，能夠?qū)崟r(shí)完成總線數(shù)據(jù)的發(fā)送、接收、顯示和存儲(chǔ)功能。

發(fā)表于：2/5/2013

賽靈思領(lǐng)航20nm，繼續(xù)保持領(lǐng)先一代優(yōu)勢(shì)

繼28nm遙遙領(lǐng)先業(yè)界，賽靈思又持續(xù)發(fā)力20nm市場(chǎng)。賽靈思20nm產(chǎn)品系列建立在其業(yè)經(jīng)驗(yàn)證的28nm突破性技術(shù)基礎(chǔ)之上，在系統(tǒng)性能、低功耗和可編程系統(tǒng)集成方面擁有著領(lǐng)先一代的優(yōu)勢(shì)。其20nm產(chǎn)品系列不僅能滿足下一代各種各樣系統(tǒng)的廣泛需求，而且還可為ASIC與ASSP提供極具吸引力的可編程替代方案。

發(fā)表于：2/4/2013

基于DSP Builder的插值濾波器的設(shè)計(jì)及FPGA實(shí)現(xiàn)

在數(shù)字接收機(jī)中，通常需要對(duì)采樣的數(shù)據(jù)進(jìn)行一定倍數(shù)的插值。采用Altera公司的DSP Builder設(shè)計(jì)工具，在MATLAB/Simulink中建立相應(yīng)的算法模型并仿真。通過(guò)引入回路硬件模塊，將硬件平臺(tái)接入由Simulink構(gòu)建的仿真測(cè)試回路中進(jìn)行軟硬件協(xié)同仿真，最后可以直接生成FPGA的下載文件。該方法簡(jiǎn)化了設(shè)計(jì)流程，降低了開(kāi)發(fā)成本和周期，具有廣闊的應(yīng)用前景。

發(fā)表于：2/1/2013

富士通半導(dǎo)體獲海思半導(dǎo)體策略ASIC合作伙伴榮譽(yù)

富士通半導(dǎo)體（上海）有限公司于日前宣布其獲得海思半導(dǎo)體策略ASIC合作伙伴榮譽(yù)。富士通的高速IP解決方案和ASIC設(shè)計(jì)服務(wù)，是海思授予其這一榮譽(yù)的關(guān)鍵所在。

發(fā)表于：2/1/2013

賽靈思推出多項(xiàng)20nm第一繼續(xù)保持領(lǐng)先一代優(yōu)勢(shì)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布下一代20nm All Programmable器件推出的三大里程碑事件。賽靈思20nm產(chǎn)品系列建立在其業(yè)經(jīng)驗(yàn)證的28nm突破性技術(shù)基礎(chǔ)之上，在系統(tǒng)性能、低功耗和可編程系統(tǒng)集成方面擁有著領(lǐng)先一代的優(yōu)勢(shì)。其20nm產(chǎn)品系列不僅能滿足下一代各種各樣系統(tǒng)的廣泛需求，而且還可為ASIC與ASSP提供極具吸引力的可編程替代方案。

發(fā)表于：2/1/2013

基于FPGA的智能卡控制器的實(shí)現(xiàn)

嘗試在FPGA上實(shí)現(xiàn)對(duì)IC卡的控制，運(yùn)用EDK中的IP開(kāi)發(fā)工具生成一個(gè)智能卡控制器的IP核，用以實(shí)現(xiàn)對(duì)IC卡的硬件控制。

發(fā)表于：1/30/2013