123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于DSP Builder的插值濾波器的設(shè)計(jì)及FPGA實(shí)現(xiàn)

在數(shù)字接收機(jī)中，通常需要對(duì)采樣的數(shù)據(jù)進(jìn)行一定倍數(shù)的插值。采用Altera公司的DSP Builder設(shè)計(jì)工具，在MATLAB/Simulink中建立相應(yīng)的算法模型并仿真。通過引入回路硬件模塊，將硬件平臺(tái)接入由Simulink構(gòu)建的仿真測(cè)試回路中進(jìn)行軟硬件協(xié)同仿真，最后可以直接生成FPGA的下載文件。該方法簡(jiǎn)化了設(shè)計(jì)流程，降低了開發(fā)成本和周期，具有廣闊的應(yīng)用前景。

發(fā)表于：2013/2/1

富士通半導(dǎo)體獲海思半導(dǎo)體策略ASIC合作伙伴榮譽(yù)

富士通半導(dǎo)體（上海）有限公司于日前宣布其獲得海思半導(dǎo)體策略ASIC合作伙伴榮譽(yù)。富士通的高速IP解決方案和ASIC設(shè)計(jì)服務(wù)，是海思授予其這一榮譽(yù)的關(guān)鍵所在。

發(fā)表于：2013/2/1

賽靈思推出多項(xiàng)20nm第一繼續(xù)保持領(lǐng)先一代優(yōu)勢(shì)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布下一代20nm All Programmable器件推出的三大里程碑事件。賽靈思20nm產(chǎn)品系列建立在其業(yè)經(jīng)驗(yàn)證的28nm突破性技術(shù)基礎(chǔ)之上，在系統(tǒng)性能、低功耗和可編程系統(tǒng)集成方面擁有著領(lǐng)先一代的優(yōu)勢(shì)。其20nm產(chǎn)品系列不僅能滿足下一代各種各樣系統(tǒng)的廣泛需求，而且還可為ASIC與ASSP提供極具吸引力的可編程替代方案。

發(fā)表于：2013/2/1

基于FPGA的智能卡控制器的實(shí)現(xiàn)

嘗試在FPGA上實(shí)現(xiàn)對(duì)IC卡的控制，運(yùn)用EDK中的IP開發(fā)工具生成一個(gè)智能卡控制器的IP核，用以實(shí)現(xiàn)對(duì)IC卡的硬件控制。

發(fā)表于：2013/1/30

基于FPGA與單片機(jī)的音頻頻譜分析系統(tǒng)設(shè)計(jì)

詳細(xì)介紹了一種基于FPGA與單片機(jī)的音頻頻譜分析系統(tǒng)的實(shí)現(xiàn)。整個(gè)系統(tǒng)由信號(hào)預(yù)處理電路、單片機(jī)最小系統(tǒng)和FPGA目標(biāo)板模塊3部分組成。預(yù)處理電路負(fù)責(zé)聲音-電壓信號(hào)的轉(zhuǎn)換以及電壓信號(hào)的放大；單片機(jī)最小系統(tǒng)完成音頻信號(hào)的測(cè)頻、采集與存儲(chǔ)、LCD液晶屏的頻譜顯示以及相關(guān)的時(shí)序控制工作；FPGA部分對(duì)單片機(jī)ADC所采集的音頻信號(hào)進(jìn)行快速傅里葉變換（FFT），然后將變換后的結(jié)果返回并在液晶屏上顯示。系統(tǒng)實(shí)現(xiàn)了對(duì)20 Hz~20 kHz音頻信號(hào)的采集與頻譜分析，該系統(tǒng)具有較好的實(shí)時(shí)性和準(zhǔn)確性，頻譜刷新時(shí)間小于0.5 s，最大誤差約為10%。

發(fā)表于：2013/1/29

基于CPLD的VGA時(shí)序彩色信號(hào)的實(shí)現(xiàn)

采用可編程邏輯器件CPLD設(shè)計(jì)一個(gè)簡(jiǎn)易VGA視頻信號(hào)產(chǎn)生模塊，經(jīng)過軟硬件調(diào)試，最終在顯示器上顯示彩色方塊或線條等正確圖像。利用此原理，可以設(shè)計(jì)更多的彩色圖像，且可將采集的圖像進(jìn)行實(shí)時(shí)顯示，將此作為信號(hào)源，應(yīng)用于顯示器電路的開發(fā)或某些嵌入式系統(tǒng)中，進(jìn)行視頻設(shè)備的調(diào)試與性能分析或系統(tǒng)中信號(hào)處理模塊的調(diào)試與性能分析等。

發(fā)表于：2013/1/29

基于OpenBus系統(tǒng)的FPGA嵌入式設(shè)計(jì)與實(shí)現(xiàn)

現(xiàn)場(chǎng)可編程門陣列FPGA(FieldProgrammableGateArray)是美國(guó)Xilinx公司于1984年首先開發(fā)的一種通用型用戶可編程器件。FPGA內(nèi)部由可綰程邏輯單元陣列、布線資源和可編程的I／O單元陣列構(gòu)成，包含豐富的邏輯門、寄

發(fā)表于：2013/1/29

JDSU在下一代光測(cè)試儀產(chǎn)品中選用了Altera Stratix V GT FPGA

Altera公司(Nasdaq: ALTR)今天宣布，向JDSU發(fā)售Stratix® V GT FPGA，以支持其下一代光網(wǎng)絡(luò)測(cè)試儀(ONT)解決方案的量產(chǎn)。JDSU是通信行業(yè)光產(chǎn)品以及測(cè)試測(cè)量解決方案的領(lǐng)先供應(yīng)商，在其ONT-600系列中采用了Altera的高端28 nm FPGA，以實(shí)現(xiàn)第一個(gè)面向CFP2 100G光傳送網(wǎng)(OTN)環(huán)境的測(cè)試解決方案。Stratix V GT FPGA是業(yè)界目前唯一集成了28.05 Gbps收發(fā)器的產(chǎn)品級(jí)單片F(xiàn)PGA，為客戶提供了優(yōu)異的信號(hào)完整性，降低了設(shè)計(jì)復(fù)雜度。

發(fā)表于：2013/1/29

全世界規(guī)模最大的納米技術(shù)展nano tech 2013

納米技術(shù)執(zhí)委會(huì)欣然呈現(xiàn)nano tech 2013即第12屆國(guó)際納米技術(shù)展覽暨研討會(huì)。會(huì)期定于1月30日至2月1日，地址在東京Big Sight（東京國(guó)際展覽中心）東區(qū)展廳4、5和6及會(huì)議大廈。

發(fā)表于：2013/1/28

嵌入式系統(tǒng)的未來：更智能的專業(yè)化軟硬件平臺(tái)

未來的嵌入式系統(tǒng)將需要數(shù)以百計(jì)的Gops實(shí)時(shí)計(jì)算和Gbps通信帶寬，以滿足多通道無線射頻、數(shù)據(jù)中心安全設(shè)備、嵌入式視覺、Nx100Gbps網(wǎng)絡(luò)等眾多不同產(chǎn)業(yè)應(yīng)用需求。與此同時(shí)，這些組件也必須滿足嚴(yán)格的功耗要求，并盡可能降低成本。

發(fā)表于：2013/1/25