囯产目拍亚洲精品资源,少妇精品视频二区

頭條

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。

C波段寬帶頻率源及其測試系統(tǒng)設計

為了設計一個C波段寬帶頻率源，采用了基于鎖相環(huán)配合寬帶VCO的方法。該方法使用的PLL芯片為HMC702，VCO為HMC586，控制端采用FPGA寫寄存器。頻率源測試時采用PC串口轉(zhuǎn)SPI協(xié)議的方法。實驗結(jié)果顯示, 最差相位噪聲為-88.2 dBc/Hz@10 kHz，雜散抑制度為-62.7 dBc，從4 GHz到6 GHz的變頻時間為20.6 μs。

發(fā)表于：2012/12/5

萊迪思半導體公司將在2013國際消費電子展（CES 2013）上展示“移動應用創(chuàng)新”解決方案

萊迪思半導體公司（NASDAQ: LSCC）今日宣布將于1月8日至11日在拉斯維加斯舉辦的消費電子展（CES）上召開一個見面會，屆時將展示一些新的基于FPGA的設計解決方案，適用于消費電子和移動設備。萊迪思展示廳位于拉斯維加斯酒店東樓2980號套房。若您希望預約一個時間來參觀萊迪思展廳，并探討移動創(chuàng)新可以如何幫助您解決具體的設計難題

發(fā)表于：2012/12/5

小型雷達環(huán)境模擬器雙波段快速跳頻模塊設計

設計了一種雷達環(huán)境模擬器高性價比雙波段寬帶快速跳頻模塊。采用DDS+倍頻鏈技術，實現(xiàn)了輸出射頻信號在C、X波段的頻率跳變。其頻帶較寬，跳頻時間小于5 μs，輸出雜散抑制優(yōu)于-50 dBc，相位噪聲優(yōu)于－70 dBc/Hz@10 kHz，頻率分辨率小于10 Hz，輸出功率可控。該系統(tǒng)體積小、成本低，易于生產(chǎn)實現(xiàn)，可廣泛應用于部隊雷達的抗干擾訓練和檢測。

發(fā)表于：2012/12/4

基于6416和FPGA的手部三模態(tài)識別裝置設計與實現(xiàn)

介紹了將手形、掌紋和手掌靜脈身份識別理論與FPGA和DSP數(shù)字處理系統(tǒng)相結(jié)合構(gòu)成能夠方便用于門禁、考勤等的具有高可靠性和高安全性要求的快速身份識別裝置。裝置采用可見光和近紅外雙攝像頭提高對手形、掌紋和手掌靜脈圖像的有效獲取。利用FPGA實現(xiàn)雙攝像頭圖像數(shù)據(jù)的同步采集、數(shù)據(jù)緩存以及對液晶顯示屏、補光系統(tǒng)等的控制，以減少DSP的負擔，使DSP能夠?qū)Ｗ⒂趯κ中?、掌紋和手掌靜脈的數(shù)據(jù)處理識別工作，保證系統(tǒng)運行的實時性。

發(fā)表于：2012/12/3

基于ARM和FPGA的高擴展性超聲檢測模塊設計與實現(xiàn)

介紹了一種以ARM和FPGA聯(lián)合作為中央控制處理單元的4路超聲探傷模塊。給出了其整體結(jié)構(gòu)方案，闡述了以4路超聲模擬信號為一組的多路超聲探傷模塊硬件擴展的設計思路和實現(xiàn)方案，討論了FPGA對高速LVDS數(shù)據(jù)的采集、處理、時序同步功能的實現(xiàn)，ARM與FPGA之間總線接口的實現(xiàn)，ARM嵌入式系統(tǒng)功能以及網(wǎng)絡通信功能的實現(xiàn)。實際應用表明，該功能模塊能達到預期的設計要求，并能方便地實現(xiàn)硬件擴展。

發(fā)表于：2012/12/3

基于FPGA的混合遙測數(shù)據(jù)復接技術的研究

在進行多路傳輸?shù)腜CM 遙測系統(tǒng)中，為了節(jié)省信道資源, 降低調(diào)制解調(diào)設備的復雜度, 遙測數(shù)據(jù)復接系統(tǒng)得到了廣泛應用?；旌闲盘柼幚硎紫刃枰M行數(shù)字化再交給FPGA并且與之交互。基于FPGA的數(shù)字復接系統(tǒng)具有模塊化設計，通過建立一個組幀模型完成多路復用。最后在Quartus II集成環(huán)境下進行了系統(tǒng)的綜合、布局布線及時序仿真。仿真結(jié)果驗證了輸入與輸出的邏輯關系，并且下載到開發(fā)板中進行了板級驗證，其功能穩(wěn)定可靠。

發(fā)表于：2012/11/30

一種高效二維小波分解算法的FPGA實現(xiàn)

針對現(xiàn)有二維提升小波變換實現(xiàn)過程中存在的大量過程數(shù)據(jù)存儲及關鍵路徑延時較長的問題，提出一種直接進行二維變換的VLSI架構(gòu)。采用Altera公司Cyclone II系列FPGA EP2C35F672C6對架構(gòu)進行實現(xiàn)和驗證，在純計算邏輯下二維小波變換時鐘頻率可達到157.78 MHz。

發(fā)表于：2012/11/30

基于實時小波算法的暫態(tài)擾動檢測的FPGA實現(xiàn)

通過實時小波算法在FPGA中的實現(xiàn)來檢測暫態(tài)電能質(zhì)量問題。采用高、低通分解濾波器來實現(xiàn)小波變換算法，以DB5小波為基函數(shù)，通過對暫態(tài)電能質(zhì)量中五種擾動信號建立分析模型進行仿真并基于FPGA硬件平臺進行模擬電能信號測試。對比信號源與測試結(jié)果中奇異點起止與持續(xù)時間，結(jié)果證明了該方法的準確性和可行性。

發(fā)表于：2012/11/30

Altera公開20 nm創(chuàng)新技術

9月20日，Altera公司資深副總裁兼首席技術官博思卓(Misha Burich)博士繼今年5月后又一次來到中國，公開了Altera在下一代20 nm產(chǎn)品中規(guī)劃的幾項關鍵創(chuàng)新技術：40 Gb/s芯片至芯片及28 Gb/s背板收發(fā)器；具有混合系統(tǒng)架構(gòu)接口的3D異構(gòu)IC；下一代精度可調(diào)DSP模塊。Altera將在不突破客戶功耗瓶頸的情況下盡可能提高產(chǎn)品性能。

發(fā)表于：2012/11/30

Altera Cyclone V FPGA 和Altera SoC FPGA虛擬目標開發(fā)工具榮膺EDN中國2012最佳產(chǎn)品獎

Altera公司(NASDAQ: ALTR)今天宣布，Altera Cyclone V FPGA和Altera SoC FPGA虛擬目標開發(fā)工具獲得EDN中國<可編程器件> 和<開發(fā)工具與軟件應用設計> 類的2012最佳產(chǎn)品獎。EDN中國最佳產(chǎn)品獎主要授予在電子行業(yè)中得到廣泛認可并大量應用的產(chǎn)品和技術。

發(fā)表于：2012/11/29