頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。 最新資訊 20nm的價值: 繼續(xù)領先一代 關于摩爾定律的經(jīng)濟活力問題，有很多的討論。在過去的一年中，20nm節(jié)點進入到這個辯論的前沿和中心。無論說辭如何，包括賽靈思在內(nèi)的行業(yè)領導在20nm研發(fā)上的積極推動都沒有停止。只有一個原因可以解釋這些行業(yè)領導者的積極行動：20nm為創(chuàng)造更高的客戶價值提供了巨大的機會，比如賽靈思，它使其客戶能夠應用到領先其領先競爭對手整整一代的產(chǎn)品系列，而且將為他們提供比以往任何時候都更具吸引力的ASIC和ASSP可編程替代方案。 發(fā)表于：11/14/2012 Altera與Northwest Logic聯(lián)合開發(fā)RLDRAM 3存儲器接口解決方案 Altera公司(NASDAQ: ALTR)與FPGA高性能知識產(chǎn)權(IP)內(nèi)核領先供應商Northwest Logic今天宣布，開始提供硬件成熟的1,600 Mbps低延時DRAM (RLDRAM®) 3存儲器接口解決方案，可用于其高端28 nm Stratix® V FPGA。RLDRAM 3存儲器接口結合了Altera的自動校準RLDRAM 3 UniPHY IP以及Northwest Logic的全功能RLDRAM 3控制器內(nèi)核，顯著簡化高端網(wǎng)絡應用中RLDRAM 3存儲器和FPGA之間的接口設計，同時提高存儲器吞吐量。聯(lián)合開發(fā)的RLDRAM 3存儲器接口解決方案在客戶設計中經(jīng)過硬件驗證，客戶設計使用Micron公司的RLDRAM 3存儲器。 發(fā)表于：11/14/2012 基于28nm技術突破的賽靈思20nm產(chǎn)品系列繼續(xù)領先一代 All Programmable技術和器件的全球領先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布其20nm產(chǎn)品系列發(fā)展戰(zhàn)略，包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。20nm產(chǎn)品系列建立在業(yè)經(jīng)驗證的28nm技術突破之上，在系統(tǒng)性能、功耗和可編程系統(tǒng)集成方面領先競爭企業(yè)整整一代。通過與賽靈思Vivado設計套件針對最高生產(chǎn)力和結果質(zhì)量的協(xié)同優(yōu)化，20nm產(chǎn)品系列將能夠滿足廣泛的下一代各種系統(tǒng)的要求，為行業(yè)提供比以往任何時候都更具吸引力的ASIC和ASSP可編程替代方案。 發(fā)表于：11/14/2012 基于FPGA的短基線水聲定位接收機設計 設計了基于FPGA器件的數(shù)字聲納接收機，實現(xiàn)水聲短基線定位系統(tǒng)的多通道數(shù)字正交接收，有效地降低了系統(tǒng)設計的復雜度和成本。該系統(tǒng)可應用于水下航器的定位和軌跡測量等領域。實驗分析表明，通過此系統(tǒng)可實現(xiàn)精確的水下目標定位和軌跡測量，定位精度達到5‰±10 cm。 發(fā)表于：11/14/2012 基于SoPC的智能429總線通信模塊的設計與實現(xiàn) 針對傳統(tǒng)429總線存在的數(shù)據(jù)收發(fā)效率低等問題，提出了基于SoPC的智能429總線通信模塊的設計方法，采用Nios II軟核處理器作為處理核心，通過可編程邏輯實現(xiàn)429總線控制邏輯、數(shù)據(jù)收發(fā)及與PCI系統(tǒng)總線的數(shù)據(jù)通信等功能。該模塊在PCI總線計算機系統(tǒng)中得到應用，能有效提高計算機系統(tǒng)對429總線數(shù)據(jù)的處理效率。 發(fā)表于：11/14/2012 賽靈思發(fā)布基于20nm的第二代3D IC和SoC產(chǎn)品策略 11月9日，Xilinx全球高級副總裁、亞太區(qū)執(zhí)行總裁湯立人（Vincent Tong）來京介紹了28nm和下一代產(chǎn)品的狀況。 發(fā)表于：11/14/2012 嵌入式系統(tǒng)聯(lián)誼會 2012年11月主題討論會(總第十一次)會議議程 隨著微電子技術和軟件技術的發(fā)展，嵌入式處理器、專用數(shù)字器件、外設和DSP算法正在以IP核的方式嵌入到FGPA中，以單芯片F(xiàn)PGA完成整個嵌入式系統(tǒng)設計已成為現(xiàn)實，這樣的芯片業(yè)界稱為可編程的片上系統(tǒng)（SOPC或PSoC）。 發(fā)表于：11/13/2012 基于CPLD的船用視頻切換及基帶傳輸系統(tǒng) 在船用視頻監(jiān)控系統(tǒng)中，考慮到特定的使用環(huán)境，結合硬件設計要求和實際安裝、操控等具體情況，采用有源差分信號發(fā)送放大器和接收器搭建了雙絞線傳輸視頻基帶信號系統(tǒng)，同時，基于CPLD器件開發(fā)了視頻切換設備。船用環(huán)境下的應用結果表明本系統(tǒng)工作穩(wěn)定可靠，完全滿足設計要求。 發(fā)表于：11/13/2012 基于ISO18000-6C協(xié)議標準的RFID閱讀器設計 為了滿足市場需求，提高閱讀器讀寫效率，提出一種基于ISO18000-6C協(xié)議標準的RFID閱讀器設計方案。該閱讀器基帶處理部分采用ARM+FPGA組合實現(xiàn)，利用FPGA編解碼速度快的特點并結合ARM的控制優(yōu)勢，使得該閱讀器具有識別速度快、識別率高的特點；閱讀器的射頻發(fā)射電路采用兩級功率放大，具備能很好地抑制噪聲、保持很好的線性度、輻射功率滿足要求、識別距離遠的特點；閱讀器的接收回路采用四路解調(diào)，可以很好地解決接收“模糊點”。 發(fā)表于：11/13/2012 FPGA中實現(xiàn)Bayer模板雙線性插值算法的改進 針對單板CMOS圖像傳感器采集的Bayer模板的數(shù)據(jù)，結合FPGA硬件結構FIFO_DFF構成3×3插值模板，提出一種改進的雙線性插值算法。插值過程中利用當前要還原的分量同通道的水平、垂直以及兩個對角線方向上的已知分量進行邊緣檢測，用梯度小的方向的分量進行插值還原缺失的分量。實驗結果表明，在FPGA中使用該算法插值得到的圖像色彩準確，增強了圖像的邊緣和細節(jié)，圖像清晰度高。 發(fā)表于：11/13/2012 ?…247248249250251252253254255256…?
