久久久无码精品亚洲日韩,午夜福利无码国产码,国产午夜三级一区二区三

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

一種新的SRAM工藝FPGA的保護方法

針對SRAM工藝FPGA應(yīng)用中的安全問題，提出了一種采用雙重認(rèn)證（身份認(rèn)證和產(chǎn)權(quán)認(rèn)證）的保護方法。不僅能夠使得非法者無法使用FPGA，而且有效防止IP核被盜用。在FPGA外部添加安全芯片，負(fù)責(zé)完成身份認(rèn)證，確認(rèn)使用者的合法性；在IP核內(nèi)添加保護模塊，與安全芯片交互完成產(chǎn)權(quán)認(rèn)證，確認(rèn)IP核的合法性。詳細(xì)介紹了雙重認(rèn)證方法的思想、原理和實現(xiàn)過程，并進行了安全性分析。

發(fā)表于：11/5/2012

基于Verilog HDL的FIR數(shù)字濾波器設(shè)計與仿真

本文主要分析了FIR數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點，簡要介紹了FIR濾波器實現(xiàn)的方式優(yōu)缺點；結(jié)合Altera公司的Stratix系列產(chǎn)品的特點，以一個基于MAC的8階FIR數(shù)字濾波器的設(shè)計為例，給出了使用Verilog 硬件描述語言進行數(shù)字邏輯設(shè)計的過程和方法，并且在QuartusII的集成開發(fā)環(huán)境下編寫HDL代碼，進行綜合；利用QuartusII內(nèi)部的仿真器對設(shè)計做脈沖響應(yīng)仿真和驗證。

發(fā)表于：11/5/2012

ADAS：市場發(fā)展趨勢和新興技

從上世紀(jì)50年代早期的電動車窗到當(dāng)今最新的汽車駕駛系統(tǒng)，豪華汽車所具有的高端特性隨著時間的推移最終都應(yīng)用到中端和經(jīng)濟型汽車上，成為必備的電子和電氣系統(tǒng)。最近新出現(xiàn)的高級輔助駕駛系統(tǒng)(ADAS)技術(shù)也不例外。作為一個例子，歐洲的福特?？怂蛊嚞F(xiàn)在具備了自適應(yīng)巡航控制(ACC)、自動剎車和主動式車道保持等功能——所有這些特性以前都專屬于豪華汽車。即使是經(jīng)濟型起亞汽車也安裝了后視攝像機。但是，隨著ADAS技術(shù)應(yīng)用到價格相對便宜的車輛上，這帶來了一個兩難的問題：需要以非常低的價格實現(xiàn)大量的計算資源。

發(fā)表于：11/5/2012

基于TSl01型DSP鏈路口的多通道高精度數(shù)據(jù)采集電路設(shè)計

介紹一種基于數(shù)字信號處理器(DSP)TSl01鏈路口的多通道高精度數(shù)據(jù)采集電路的設(shè)計方法，詳細(xì)闡述利用多個ADS8361型A/D轉(zhuǎn)換器進行數(shù)據(jù)采集，并經(jīng)TSl01鏈路口傳輸數(shù)據(jù)的FPGA和DSP設(shè)計實現(xiàn)，討論如何提高A/D轉(zhuǎn)換精度的問題。

發(fā)表于：11/2/2012

μC/GUI在NiosII上的移植設(shè)計研究

為了使便攜式心電監(jiān)護儀實現(xiàn)友好的人機交互和更加方便的顯示，這里提出一種GUI界面系統(tǒng)設(shè)計，就是在基于NiosⅡ處理器的嵌入式平臺上實現(xiàn)μC／GUI的移植，使之實現(xiàn)系統(tǒng)功能。

發(fā)表于：11/2/2012

基于電力電子應(yīng)用平臺DSP通用板的設(shè)計

隨著電力電子市場需求與日俱增, 為了縮短電力電子硬件設(shè)計的開發(fā)時間，本文設(shè)計開發(fā)了DSP56F803通用板作為各種電力電子應(yīng)用的硬件開發(fā)平臺。

發(fā)表于：11/1/2012

VHDL設(shè)計的微型打印機控制器技術(shù)

設(shè)計的微型打印機的控制器已經(jīng)系統(tǒng)調(diào)試，該控制器具有較強的移植性，打印機的輸入數(shù)據(jù)是系統(tǒng)存儲器數(shù)據(jù)，稍加改動就可實現(xiàn)實時數(shù)據(jù)的打印功能，能夠使用在任意一個由FPGA構(gòu)成的系統(tǒng)中使用，具有良好的應(yīng)用前景。硬件電路以FPGA為中心，實現(xiàn)存儲器的接口電路設(shè)計，以及對打印機的并口接口電路設(shè)計。該系統(tǒng)設(shè)計采用Flash存儲器，它是一種可擦除、非易失性存儲器，可實現(xiàn)數(shù)據(jù)的存儲功能，便于數(shù)據(jù)傳輸。圖4為Flash存儲器的部分電路連接圖。

發(fā)表于：11/1/2012

Altera推出Serial RapidIO IP內(nèi)核，保證下一代通信基礎(chǔ)設(shè)施的互操作性

Altera公司 (NASDAQ: ALTR)今天宣布，開始提供新的Serial RapidIO® Gen2 MegaCore®功能知識產(chǎn)權(quán)(IP)，滿足全球通信基礎(chǔ)設(shè)施系統(tǒng)日益增長的帶寬需求。該IP新解決方案成功實現(xiàn)了所有硬件與最新Integrated Device Technology (IDT®)RapidIO芯片的互操作性，并支持28 nm Altera Stratix® V FPGA，每通路工作速率高達(dá)6.25 Gbaud。通過提前驗證互操作性，Altera和IDT支持客戶采用RapidIO減少接口調(diào)試時間，而將重點放在系統(tǒng)設(shè)計的核心功能上。

發(fā)表于：11/1/2012

Altera率先在28 nm FPGA上測試復(fù)數(shù)高性能浮點數(shù)字信號處理設(shè)計

Altera公司(NASDAQ: ALTR)今天宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點數(shù)字信號處理(DSP)設(shè)計。獨立技術(shù)分析公司Berkeley設(shè)計技術(shù)有限公司(BDTI)驗證了能夠在Altera Stratix® V和Arria® V 28 nm FPGA開發(fā)套件上簡單方便的高效實現(xiàn)Altera浮點DSP設(shè)計流程，同時驗證了要求較高的浮點DSP應(yīng)用的性能。

發(fā)表于：10/30/2012

基于FPGA的高精度超聲波測距系統(tǒng)的設(shè)計

設(shè)計了一種基于FPGA的超聲波測距模塊。在時序和信號處理方面，采用Cyclone II系列EP2C5T144C8芯片，通過設(shè)計時序發(fā)生器、高速計數(shù)、回波識別和可變門檻控制等邏輯電路模塊可快速有序地對信號進行處理。在聲速方面，加入了溫度補償模塊，避免使用固定的聲速值所引入的偏差，從而提高系統(tǒng)精度。該系統(tǒng)具有可靠性高、集成度高和響應(yīng)速度快等特點，實驗表明，在距障礙物600 mm~3 600 mm時，相對誤差在0.3%以內(nèi)，測量精度得到很大提高。

發(fā)表于：10/29/2012