頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 20nm的价值: 继续领先一代 关于摩尔定律的经济活力问题，有很多的讨论。在过去的一年中，20nm节点进入到这个辩论的前沿和中心。无论说辞如何，包括赛灵思在内的行业领导在20nm研发上的积极推动都没有停止。只有一个原因可以解释这些行业领导者的积极行动：20nm为创造更高的客户价值提供了巨大的机会，比如赛灵思，它使其客户能够应用到领先其领先竞争对手整整一代的产品系列，而且将为他们提供比以往任何时候都更具吸引力的ASIC和ASSP可编程替代方案。 發(fā)表于：2012/11/14 Altera与Northwest Logic联合开发RLDRAM 3存储器接口解决方案 Altera公司(NASDAQ: ALTR)与FPGA高性能知识产权(IP)内核领先供应商Northwest Logic今天宣布，开始提供硬件成熟的1,600 Mbps低延时DRAM (RLDRAM®) 3存储器接口解决方案，可用于其高端28 nm Stratix® V FPGA。RLDRAM 3存储器接口结合了Altera的自动校准RLDRAM 3 UniPHY IP以及Northwest Logic的全功能RLDRAM 3控制器内核，显著简化高端网络应用中RLDRAM 3存储器和FPGA之间的接口设计，同时提高存储器吞吐量。联合开发的RLDRAM 3存储器接口解决方案在客户设计中经过硬件验证，客户设计使用Micron公司的RLDRAM 3存储器。 發(fā)表于：2012/11/14 基于28nm技术突破的赛灵思20nm产品系列继续领先一代 All Programmable技术和器件的全球领先企业赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布其20nm产品系列发展战略，包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。20nm产品系列建立在业经验证的28nm技术突破之上，在系统性能、功耗和可编程系统集成方面领先竞争企业整整一代。通过与赛灵思Vivado设计套件针对最高生产力和结果质量的协同优化，20nm产品系列将能够满足广泛的下一代各种系统的要求，为行业提供比以往任何时候都更具吸引力的ASIC和ASSP可编程替代方案。 發(fā)表于：2012/11/14 基于FPGA的短基线水声定位接收机设计 设计了基于FPGA器件的数字声纳接收机，实现水声短基线定位系统的多通道数字正交接收，有效地降低了系统设计的复杂度和成本。该系统可应用于水下航器的定位和轨迹测量等领域。实验分析表明，通过此系统可实现精确的水下目标定位和轨迹测量，定位精度达到5‰±10 cm。 發(fā)表于：2012/11/14 基于SoPC的智能429总线通信模块的设计与实现 针对传统429总线存在的数据收发效率低等问题，提出了基于SoPC的智能429总线通信模块的设计方法，采用Nios II软核处理器作为处理核心，通过可编程逻辑实现429总线控制逻辑、数据收发及与PCI系统总线的数据通信等功能。该模块在PCI总线计算机系统中得到应用，能有效提高计算机系统对429总线数据的处理效率。 發(fā)表于：2012/11/14 赛灵思发布基于20nm的第二代3D IC和SoC产品策略 11月9日，Xilinx全球高级副总裁、亚太区执行总裁汤立人（Vincent Tong）来京介绍了28nm和下一代产品的状况。 發(fā)表于：2012/11/14 嵌入式系统联谊会 2012年11月主题讨论会(总第十一次)会议议程 随着微电子技术和软件技术的发展，嵌入式处理器、专用数字器件、外设和DSP算法正在以IP核的方式嵌入到FGPA中，以单芯片FPGA完成整个嵌入式系统设计已成为现实，这样的芯片业界称为可编程的片上系统（SOPC或PSoC）。 發(fā)表于：2012/11/13 基于CPLD的船用视频切换及基带传输系统 在船用视频监控系统中，考虑到特定的使用环境，结合硬件设计要求和实际安装、操控等具体情况，采用有源差分信号发送放大器和接收器搭建了双绞线传输视频基带信号系统，同时，基于CPLD器件开发了视频切换设备。船用环境下的应用结果表明本系统工作稳定可靠，完全满足设计要求。 發(fā)表于：2012/11/13 基于ISO18000-6C协议标准的RFID阅读器设计 为了满足市场需求，提高阅读器读写效率，提出一种基于ISO18000-6C协议标准的RFID阅读器设计方案。该阅读器基带处理部分采用ARM+FPGA组合实现，利用FPGA编解码速度快的特点并结合ARM的控制优势，使得该阅读器具有识别速度快、识别率高的特点；阅读器的射频发射电路采用两级功率放大，具备能很好地抑制噪声、保持很好的线性度、辐射功率满足要求、识别距离远的特点；阅读器的接收回路采用四路解调，可以很好地解决接收“模糊点”。 發(fā)表于：2012/11/13 FPGA中实现Bayer模板双线性插值算法的改进 针对单板CMOS图像传感器采集的Bayer模板的数据，结合FPGA硬件结构FIFO_DFF构成3×3插值模板，提出一种改进的双线性插值算法。插值过程中利用当前要还原的分量同通道的水平、垂直以及两个对角线方向上的已知分量进行边缘检测，用梯度小的方向的分量进行插值还原缺失的分量。实验结果表明，在FPGA中使用该算法插值得到的图像色彩准确，增强了图像的边缘和细节，图像清晰度高。 發(fā)表于：2012/11/13 <…250251252253254255256257258259…>
