花季传媒v3.068下载安装,国产亚洲中文日韩欧美综合网

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于Verilog HDL的FIR數(shù)字濾波器設(shè)計(jì)與仿真

本文主要分析了FIR數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點(diǎn)，簡(jiǎn)要介紹了FIR濾波器實(shí)現(xiàn)的方式優(yōu)缺點(diǎn)；結(jié)合Altera公司的Stratix系列產(chǎn)品的特點(diǎn)，以一個(gè)基于MAC的8階FIR數(shù)字濾波器的設(shè)計(jì)為例，給出了使用Verilog 硬件描述語(yǔ)言進(jìn)行數(shù)字邏輯設(shè)計(jì)的過程和方法，并且在QuartusII的集成開發(fā)環(huán)境下編寫HDL代碼，進(jìn)行綜合；利用QuartusII內(nèi)部的仿真器對(duì)設(shè)計(jì)做脈沖響應(yīng)仿真和驗(yàn)證。

發(fā)表于：2012/11/5

ADAS：市場(chǎng)發(fā)展趨勢(shì)和新興技

從上世紀(jì)50年代早期的電動(dòng)車窗到當(dāng)今最新的汽車駕駛系統(tǒng)，豪華汽車所具有的高端特性隨著時(shí)間的推移最終都應(yīng)用到中端和經(jīng)濟(jì)型汽車上，成為必備的電子和電氣系統(tǒng)。最近新出現(xiàn)的高級(jí)輔助駕駛系統(tǒng)(ADAS)技術(shù)也不例外。作為一個(gè)例子，歐洲的福特?？怂蛊嚞F(xiàn)在具備了自適應(yīng)巡航控制(ACC)、自動(dòng)剎車和主動(dòng)式車道保持等功能——所有這些特性以前都專屬于豪華汽車。即使是經(jīng)濟(jì)型起亞汽車也安裝了后視攝像機(jī)。但是，隨著ADAS技術(shù)應(yīng)用到價(jià)格相對(duì)便宜的車輛上，這帶來了一個(gè)兩難的問題：需要以非常低的價(jià)格實(shí)現(xiàn)大量的計(jì)算資源。

發(fā)表于：2012/11/5

基于TSl01型DSP鏈路口的多通道高精度數(shù)據(jù)采集電路設(shè)計(jì)

介紹一種基于數(shù)字信號(hào)處理器(DSP)TSl01鏈路口的多通道高精度數(shù)據(jù)采集電路的設(shè)計(jì)方法，詳細(xì)闡述利用多個(gè)ADS8361型A/D轉(zhuǎn)換器進(jìn)行數(shù)據(jù)采集，并經(jīng)TSl01鏈路口傳輸數(shù)據(jù)的FPGA和DSP設(shè)計(jì)實(shí)現(xiàn)，討論如何提高A/D轉(zhuǎn)換精度的問題。

發(fā)表于：2012/11/2

μC/GUI在NiosII上的移植設(shè)計(jì)研究

為了使便攜式心電監(jiān)護(hù)儀實(shí)現(xiàn)友好的人機(jī)交互和更加方便的顯示，這里提出一種GUI界面系統(tǒng)設(shè)計(jì)，就是在基于NiosⅡ處理器的嵌入式平臺(tái)上實(shí)現(xiàn)μC／GUI的移植，使之實(shí)現(xiàn)系統(tǒng)功能。

發(fā)表于：2012/11/2

基于電力電子應(yīng)用平臺(tái)DSP通用板的設(shè)計(jì)

隨著電力電子市場(chǎng)需求與日俱增, 為了縮短電力電子硬件設(shè)計(jì)的開發(fā)時(shí)間，本文設(shè)計(jì)開發(fā)了DSP56F803通用板作為各種電力電子應(yīng)用的硬件開發(fā)平臺(tái)。

發(fā)表于：2012/11/1

VHDL設(shè)計(jì)的微型打印機(jī)控制器技術(shù)

設(shè)計(jì)的微型打印機(jī)的控制器已經(jīng)系統(tǒng)調(diào)試，該控制器具有較強(qiáng)的移植性，打印機(jī)的輸入數(shù)據(jù)是系統(tǒng)存儲(chǔ)器數(shù)據(jù)，稍加改動(dòng)就可實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)的打印功能，能夠使用在任意一個(gè)由FPGA構(gòu)成的系統(tǒng)中使用，具有良好的應(yīng)用前景。硬件電路以FPGA為中心，實(shí)現(xiàn)存儲(chǔ)器的接口電路設(shè)計(jì)，以及對(duì)打印機(jī)的并口接口電路設(shè)計(jì)。該系統(tǒng)設(shè)計(jì)采用Flash存儲(chǔ)器，它是一種可擦除、非易失性存儲(chǔ)器，可實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)功能，便于數(shù)據(jù)傳輸。圖4為Flash存儲(chǔ)器的部分電路連接圖。

發(fā)表于：2012/11/1

Altera推出Serial RapidIO IP內(nèi)核，保證下一代通信基礎(chǔ)設(shè)施的互操作性

Altera公司 (NASDAQ: ALTR)今天宣布，開始提供新的Serial RapidIO® Gen2 MegaCore®功能知識(shí)產(chǎn)權(quán)(IP)，滿足全球通信基礎(chǔ)設(shè)施系統(tǒng)日益增長(zhǎng)的帶寬需求。該IP新解決方案成功實(shí)現(xiàn)了所有硬件與最新Integrated Device Technology (IDT®)RapidIO芯片的互操作性，并支持28 nm Altera Stratix® V FPGA，每通路工作速率高達(dá)6.25 Gbaud。通過提前驗(yàn)證互操作性，Altera和IDT支持客戶采用RapidIO減少接口調(diào)試時(shí)間，而將重點(diǎn)放在系統(tǒng)設(shè)計(jì)的核心功能上。

發(fā)表于：2012/11/1

Altera率先在28 nm FPGA上測(cè)試復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理設(shè)計(jì)

Altera公司(NASDAQ: ALTR)今天宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理(DSP)設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司(BDTI)驗(yàn)證了能夠在Altera Stratix® V和Arria® V 28 nm FPGA開發(fā)套件上簡(jiǎn)單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程，同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。

發(fā)表于：2012/10/30

基于FPGA的高精度超聲波測(cè)距系統(tǒng)的設(shè)計(jì)

設(shè)計(jì)了一種基于FPGA的超聲波測(cè)距模塊。在時(shí)序和信號(hào)處理方面，采用Cyclone II系列EP2C5T144C8芯片，通過設(shè)計(jì)時(shí)序發(fā)生器、高速計(jì)數(shù)、回波識(shí)別和可變門檻控制等邏輯電路模塊可快速有序地對(duì)信號(hào)進(jìn)行處理。在聲速方面，加入了溫度補(bǔ)償模塊，避免使用固定的聲速值所引入的偏差，從而提高系統(tǒng)精度。該系統(tǒng)具有可靠性高、集成度高和響應(yīng)速度快等特點(diǎn)，實(shí)驗(yàn)表明，在距障礙物600 mm~3 600 mm時(shí)，相對(duì)誤差在0.3%以內(nèi)，測(cè)量精度得到很大提高。

發(fā)表于：2012/10/29

內(nèi)嵌8051的USB 2.0設(shè)備控制器IP設(shè)計(jì)

基于USB 2.0協(xié)議規(guī)范提出了一個(gè)USB 2.0設(shè)備控制器串行接口引擎SIE的IP核的設(shè)計(jì)，并內(nèi)嵌8051軟核作為其微控制器進(jìn)行SoC設(shè)計(jì)。所設(shè)計(jì)的SIE核在FPGA開發(fā)板上經(jīng)過驗(yàn)證。

發(fā)表于：2012/10/29