123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿(mǎn)足機(jī)載顯示器畫(huà)面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿(mǎn)足機(jī)載顯示器畫(huà)面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

LAKER-CALIBRE REALTIME整合流程獲得2012 TSMC OIP定制設(shè)計(jì)參考流程采用

SpringSoft與明導(dǎo)國(guó)際(Mentor Graphics)今日宣布其共同合作的LakerTM-CalibreTM RealTime定制版圖流程，擁有簽核確認(rèn)質(zhì)量的實(shí)時(shí)設(shè)計(jì)規(guī)則檢查(DRC)，通過(guò)臺(tái)灣積體電路制造有限公司(TSMC) 2012 定制設(shè)計(jì)與模擬-混和信號(hào)(AMS)參考設(shè)計(jì)流程的認(rèn)證，具備解決20nm芯片設(shè)計(jì)與驗(yàn)證復(fù)雜性的能力。

發(fā)表于：2012/10/18

賽靈思推出基于ARM®處理器的汽車(chē)級(jí)平臺(tái)

賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）宣布已經(jīng)為汽車(chē)產(chǎn)業(yè)加快開(kāi)發(fā)和部署新一代汽車(chē)駕員輔助系統(tǒng)（ADAS）做好了準(zhǔn)備。在2012年10月16日-17日在號(hào)稱(chēng)“世界汽車(chē)之都”的美國(guó)底特律舉行的汽車(chē)工程師協(xié)會(huì)(SAE) Convergence 2012大會(huì)上，賽靈思推出了基于ARM®處理器的汽車(chē)級(jí)Zynq?-7000All Programmable片上系統(tǒng)（SoC）平臺(tái)。該平臺(tái)通過(guò)可編程系統(tǒng)集成，在降低材料清單（BOM ）成本的同時(shí)，能夠滿(mǎn)足那些要求具備圖像到視覺(jué)功能（對(duì)保障駕駛員安全至關(guān)重要）和車(chē)載網(wǎng)絡(luò)功能的系統(tǒng)的尖端技術(shù)要求，從而可以降低駕駛員輔助解決方案的成本，并加速上市進(jìn)程。

發(fā)表于：2012/10/18

一種基于FPGA 的新型誤碼測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)

本文設(shè)計(jì)實(shí)現(xiàn)了一種用于測(cè)量基帶傳輸信道的誤碼儀，闡述了主要模塊的工作原理，提出了一種新的積分鑒相同步時(shí)鐘提取的實(shí)現(xiàn)方法，此方法能夠提高同步時(shí)鐘的準(zhǔn)確度，從而提高誤碼測(cè)量精度。

發(fā)表于：2012/10/17

業(yè)界繼續(xù)贊譽(yù)萊迪思的iCE40 FPGA系列

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今天宣布其超低密度的iCE40?FPGA系列被提名入圍“年度數(shù)字半導(dǎo)體產(chǎn)品?！盓lektra獎(jiǎng)。這一榮譽(yù)獲得前不久，iCE40 FPGA系列由于節(jié)能和節(jié)省功耗榮獲e-Legacy的“環(huán)境設(shè)計(jì)”獎(jiǎng)。

發(fā)表于：2012/10/17

基本信號(hào)發(fā)生器的設(shè)計(jì)方案

DDS(DiFeetDigitalFrequencySynthesis)即直接數(shù)字式頻率合成，是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。與傳統(tǒng)信號(hào)源所采用的用模擬方式生成信號(hào)不同，它是將先進(jìn)的數(shù)字信號(hào)處理理論與方法引入信號(hào)合成領(lǐng)域。DDS技術(shù)在精確度、靈活度等方面都超過(guò)模擬信號(hào)發(fā)生器。并且DDS可實(shí)現(xiàn)相位連續(xù)變化，且具有良好頻譜的信號(hào)，這是傳統(tǒng)方法無(wú)法實(shí)現(xiàn)的。FPGA的迅速發(fā)展為D

發(fā)表于：2012/10/16

萊迪思的iCE40 FPGA系列榮獲E-LEGACY頒發(fā)的 “環(huán)境設(shè)計(jì)”獎(jiǎng)

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今天宣布其超低密度iCE40?FPGA系列榮獲著名的e-Legacy授予的“環(huán)境設(shè)計(jì)”獎(jiǎng)。萊迪思是唯一入圍這個(gè)類(lèi)別的可編程邏輯公司。9月13日在倫敦舉行的頒獎(jiǎng)典禮上授予萊迪思該獎(jiǎng)項(xiàng)。

發(fā)表于：2012/10/16

Altera推出業(yè)界帶寬最大的28 nm中端FPGA

Altera公司 (NASDAQ: ALTR) 今天宣布，隨著Arria® V GZ型號(hào)的推出，進(jìn)一步拓展了公司的28 nm系列產(chǎn)品，該型號(hào)采用了公司業(yè)界領(lǐng)先的收發(fā)器技術(shù)，內(nèi)核性能總體上提升了兩個(gè)速率等級(jí)，即30%以上。Altera的這些最新型號(hào)產(chǎn)品設(shè)計(jì)用于滿(mǎn)足通信和廣播應(yīng)用日益增長(zhǎng)的帶寬需求。Arria V GZ FPGA具有36個(gè)支持背板的收發(fā)器，其工作速率高達(dá)12.5 Gbps，并且支持各種協(xié)議。此外，該型號(hào)具有四個(gè)獨(dú)立的72位寬DDR3 DIMM，工作在1600 Mbps。在中端FPGA中，Arria V GZ獨(dú)有的特性是同時(shí)實(shí)現(xiàn)了高性能收發(fā)器和架構(gòu)，并提供大量的片外存儲(chǔ)器接口。

發(fā)表于：2012/10/16

東南大學(xué)-Synopsys聯(lián)合培訓(xùn)中心盛大開(kāi)幕

全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)（IP）供應(yīng)商新思科技公司（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）日前宣布： Synopsys與東南大學(xué)信息科學(xué)與工程學(xué)院合作建立的“東南大學(xué)-Synopsys通信集成電路設(shè)計(jì)聯(lián)合培訓(xùn)中心”日前盛大開(kāi)幕，并將逐步推出包括通信系統(tǒng)設(shè)計(jì)和模擬/數(shù)?；旌霞呻娐吩O(shè)計(jì)在內(nèi)的課程和培訓(xùn)項(xiàng)目。該中心作為Synopsys在中國(guó)的首家聯(lián)合培訓(xùn)中心，將在為東南大學(xué)提供國(guó)際一流的教學(xué)環(huán)境和科研設(shè)施的基礎(chǔ)上，還將為Synopsys的客戶(hù)提供良好、方便的培訓(xùn)環(huán)境，從而促進(jìn)國(guó)內(nèi)集成電路設(shè)計(jì)產(chǎn)業(yè)的快速發(fā)展。

發(fā)表于：2012/10/16

Avnet DVII/OFMC模塊數(shù)字視頻接口解決方案

Avnet公司的DVII/OFMC模塊提供數(shù)字視頻接口,直接連接到XilinxSpartan－6或Virtex－6FMC使能的基板,數(shù)字DVI視頻源為模塊提供視頻內(nèi)容,而模塊提供數(shù)字DVI和DisplayPort輸出,用來(lái)顯示FPGA驅(qū)動(dòng)的視頻內(nèi)容.本文介紹了DVII/OFMC模塊主要特性,框圖,DVI輸入和輸出框圖,DisplayPort輸出框圖,以及模塊電路圖和材料清單(BOM).

發(fā)表于：2012/10/15

基于H.264的Exp-Golomb解碼器ASIC設(shè)計(jì)

本文在分析H．264標(biāo)準(zhǔn)中Exp-Golomb解碼算法的基礎(chǔ)上，提出了一種高效、省面積的Exp-Golomb解碼器架構(gòu)。在Xilinx公司的 ISE 8．2開(kāi)發(fā)環(huán)境下使用Virtex 2平臺(tái)對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證，使用Synopsys公司的DC工具在SMIC 0．18μm CMOS工藝條件下，對(duì)設(shè)計(jì)進(jìn)行了面積和時(shí)間的優(yōu)化，在162MHz時(shí)鐘頻率下工作時(shí)，電路等效門(mén)數(shù)為2276門(mén)，達(dá)到了預(yù)期目標(biāo)，為下一步工作打下了良好的基礎(chǔ)。

發(fā)表于：2012/10/12