123,123

頭條

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術，該技術以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結果表明，視頻轉(zhuǎn)換與疊加技術能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。

Altera踏上3D融合之路

9月20日， Altera公司資深副總裁兼首席技術官博思卓(Misha Burich)博士繼今年五月后又一次來到中國，公開了Altera在下一代20 nm產(chǎn)品中規(guī)劃的幾項關鍵創(chuàng)新技術。

發(fā)表于：2012/9/25

無線電引信實時數(shù)據(jù)采集發(fā)送模塊設計

利用Altera公司的開發(fā)軟件Quartus II 8.1進行VHDL編程，給出了一種利用CPLD進行曼徹斯特編碼以實現(xiàn)無線電引信實時數(shù)據(jù)采集及傳輸?shù)募夹g方案。整個系統(tǒng)分為衰減網(wǎng)絡、調(diào)理電路、A/D轉(zhuǎn)換電路、A/D控制及編碼和電光轉(zhuǎn)換電路五部分，最終將電信號轉(zhuǎn)化為光信號，實現(xiàn)電信號安全可靠輸出。

發(fā)表于：2012/9/24

一樣的TSMC，不一樣的3D技術-----Altera踏上3D融合之路

9月20日， Altera公司資深副總裁兼首席技術官博思卓(Misha Burich)博士繼今年五月后又一次來到中國，公開了Altera在下一代20 nm產(chǎn)品中規(guī)劃的幾項關鍵創(chuàng)新技術：40-Gbps芯片至芯片及28-Gbps背板收發(fā)器；具有混合系統(tǒng)架構接口的3D異構IC；下一代精度可調(diào)DSP模塊，Altera將在不突破客戶對功耗瓶頸的需求下盡可能提高產(chǎn)品性能。

發(fā)表于：2012/9/22

基于FPGA的靜態(tài)實時光譜采集與處理系統(tǒng)

為了實時獲取靜態(tài)邁克爾遜干涉儀得到的光譜信息，設計了基于FPGA的實時光譜采集分析系統(tǒng)。在Xilinx FPGA芯片上實現(xiàn)了干涉條紋到光譜數(shù)據(jù)的實時處理。在算法處理過程中，實現(xiàn)了干涉條紋濾波去噪、快速傅里葉變換、相位標定、光譜數(shù)據(jù)傳輸?shù)饶K化功能。實驗結果顯示，系統(tǒng)可以高速采集并實時處理光譜數(shù)據(jù)。

發(fā)表于：2012/9/21

基于PSoC的智能車窗控制系統(tǒng)設計

基于PSoC及Cyfi無線通信技術，設計了一種智能車窗控制系統(tǒng)方案，具有無線控制車窗升降、車窗防夾手等功能。實驗結果表明，該方案具有設計簡單靈活、操作方便、功耗低、抗干擾等特點，可作為一種無線智能控制方案應用于汽車電子領域。

發(fā)表于：2012/9/21

基于AutoSAR規(guī)范的驅(qū)動代碼生成工具箱設計與實現(xiàn)

針對汽車控制器中驅(qū)動代碼生成存在對硬件依賴性強、代碼格式不規(guī)范、可重用性不強等問題，提出利用仿真建模工具Simulink/RTW、結合AutoSAR規(guī)范、基于代碼生成技術的汽車控制器驅(qū)動工具箱的設計方法。通過對驅(qū)動配置模塊的不同芯片配置及對相關參數(shù)的設置滿足多處理器需求，依據(jù)AutoSAR規(guī)范對驅(qū)動函數(shù)接口的封裝實現(xiàn)代碼的可重用性。最后將設計的驅(qū)動工具箱結合代碼生成模板應用于BCM車窗控制系統(tǒng)，實驗證明了該方法的高效性和可行性。

發(fā)表于：2012/9/21

GLOBALFOUNDRIES推出用于下一代移動設備的優(yōu)化的 FinFET 晶體管架構

GLOBALFOUNDRIES 今日推出一項專為快速增長的移動市場的最新科技，進一步拓展其頂尖的技術線路圖。GLOBALFOUNDRIES 14 nm-XM技術將為客戶展現(xiàn)三維 “FinFET”晶體管的性能和功耗優(yōu)勢，不僅風險更低，而且能夠更快速地推向市場，從而幫助無晶圓廠生態(tài)系統(tǒng)在保持其移動市場領先地位的同時，開發(fā)新一代智能移動設備。

發(fā)表于：2012/9/21

新思科技28納米DesignWare® IP贏得第100項設計

新思科技公司（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）日前宣布：該公司針對多家領先的晶圓代工廠優(yōu)化的28納米工藝DesignWare IP已贏得第100項設計。其經(jīng)過芯片生產(chǎn)驗證的28納米產(chǎn)品組合由多種廣泛使用的IP組成，包括用于USB、PCI Express、SATA、HDMI、DDR、MIPI的數(shù)模混合模塊，以及數(shù)據(jù)轉(zhuǎn)換器、音頻編解碼器、嵌入式存儲器和邏輯庫，其中已有數(shù)千萬芯片單元在客戶產(chǎn)品中使用。Synopsys的28納米DesignWare IP產(chǎn)品，已全面通過了工藝和電壓溫度（PVT）變化下High-K金屬柵和PolySiON工藝的芯片特性測試，以確保設計的穩(wěn)健性。憑借十多種不同的28納米工藝節(jié)點上的超過30款測試芯片成功流片，并憑借已量產(chǎn)的產(chǎn)品，Synopsys為設計者們提供了快速集成于諸如移動應用處理器，多媒體圖像聯(lián)網(wǎng)及存儲的SoC應用產(chǎn)品的IP解決方案，從而降低了設計風險及成本。

發(fā)表于：2012/9/20

基于NiosII的智能多接口片上系統(tǒng)設計

設計了一種基于NiosII處理器的片上系統(tǒng)（SoC），集成了NiosII處理器IP、PCI接口IP、網(wǎng)絡接口IP以及基于Wishbone總線的串行接口IP核、CAN接口IP核等。系統(tǒng)具有可重配置、可擴展、靈活、兼容性高、功耗低等優(yōu)點，適合于片上系統(tǒng)開發(fā)與應用。本設計使用Verilog HDL硬件描述語言在QuartusII環(huán)境下進行IP軟核設計、綜合、布局布線，在Model Sim下完成功能、時序仿真，在SoPC下完成系統(tǒng)的定制與集成，在NiosII IDE環(huán)境下完成片上系統(tǒng)軟件程序的開發(fā)，最后在FPGA器件上實現(xiàn)了智能多接口功能的片上系統(tǒng)。

發(fā)表于：2012/9/20

基于改進的分層譯碼算法的QC-LDPC譯碼器設計

對空間數(shù)據(jù)系統(tǒng)委員會（CCSDS）推薦的QC-LDPC碼進行了研究，給出了改進的分層譯碼算法?；诟倪M的分層譯碼算法設計部分并行結構QC-LDPC譯碼器，譯碼速率較快,適合應用需求，并通過仿真驗證所設計的譯碼器的性能。

發(fā)表于：2012/9/20