摘   要： 利用Altera公司的開發(fā)軟件Quartus II 8.1進行VHDL編程，給出了一種利用CPLD進行曼徹斯特編碼以實現(xiàn)無線電引信實時數(shù)據(jù)采集及傳輸?shù)募夹g方案。整個系統(tǒng)分為衰減網(wǎng)絡、調(diào)理電路、A/D轉換電路、A/D控制及編碼和電光轉換電路五部分，最終將電信號轉化為光信號，實現(xiàn)電信號安全可靠輸出。
關鍵詞： 曼徹斯特編碼；衰減網(wǎng)絡；無線電引信

    無線電引信在做電磁兼容性試驗時，需要在微波暗室外實時觀測無線電引信的點火信號，這就需要不斷采集無線電引信的點火信號。由于試驗是在微波暗室中進行，對于傳輸信道要求非?？量蹋鹤陨砜垢蓴_性強同時不向外輻射電磁波，因而本設計選用了曼徹斯特編碼，并用光纖進行傳輸。
     曼徹斯特碼（Manchester）又稱雙相碼,是一種超越傳統(tǒng)數(shù)字極限的編碼/解碼方式。常規(guī)碼型的缺點是缺少定位時鐘信息，也就是無法識別收到數(shù)據(jù)位的開始與結束的寬度。曼徹斯特編碼解決了傳輸數(shù)據(jù)沒有時鐘的問題。它對每個二進制代碼分別利用兩個具有不同相位的二進制新碼去取代[1]。與常規(guī)非歸零二進制碼(NRZ)相比，具有很多的優(yōu)點，它消除了NRZ碼的直流成分，具有時鐘恢復和更好的抗干擾性能[2]。
     由于無線電引信點火信號以尖峰電壓的形式輸出，最短尖峰電壓時間僅為5 μs，同時以曼徹斯特碼發(fā)送數(shù)據(jù)時是串行的方式，實時性非常高，時序要求非常嚴格，因而用CPLD實現(xiàn)數(shù)據(jù)的實時采集和曼徹斯特碼發(fā)送。
1 硬件結構
    本文設計的基于曼徹斯特編碼的無線電引信實時數(shù)據(jù)采集發(fā)送模塊由衰減網(wǎng)絡、調(diào)理電路、A/D轉換電路、A/D控制及編碼、電光信號轉換五部分組成，如圖1所示。該采集模塊實現(xiàn)點火信號的實時采集和傳輸，模塊上電后開始采集點火信號，同時CPLD也將前一次的A/D轉換結果以曼徹斯特編碼輸出，數(shù)據(jù)采集和傳輸實現(xiàn)流水線操作，有效地提高了效率。

    下面對各個模塊電路做以簡單介紹。
　(1)衰減網(wǎng)絡
　為了保證測量的帶寬和精度，衰減網(wǎng)絡采用了阻容分壓的結構[3]。一般的電阻都有分布電容，純電阻衰減網(wǎng)絡只能衰減低頻的信號,在衰減高頻信號時會有失真，因此在電路中加入了電容，實現(xiàn)高頻補償。這樣低頻信號通過時，電阻起衰減作用；高頻信號通過時，電容起衰減作用，從而使得引信點火信號無失真地通過。引信點火信號的電壓范圍是-30 V~+30 V，按照30：1的比例進行衰減，衰減后的電壓范圍為：-1 V~+1 V。

　(2)調(diào)理電路
    調(diào)理電路主要是對衰減后的電壓進行調(diào)理。主要由電壓跟隨電路和偏置電路組成。點火信號經(jīng)過前端阻容網(wǎng)絡大比例衰減后，帶負載能力比較低，需要加電壓跟隨器以增加其帶負載的能力。點火信號為尖峰脈沖，依據(jù)傅里葉變換，尖峰脈沖的高頻成分比較豐富，為了讓衰減后的點火信號不失真地通過，在選擇運放時，要選擇帶寬大、失調(diào)電壓小的運放，因此，選擇AD8065作為電壓跟隨器。AD8065失調(diào)電流小、速度快、+1 G帶寬可達145 MHz，能夠滿足設計的要求。由于后端A/D采樣的輸入電壓是1.5 V~3.5 V，要對點火信號進行采集，就要把點火信號的電壓范圍變換到這個范圍，即要把衰減后的電壓范圍抬高2.5 V，偏置電路就是將衰減后的電壓抬高2.5 V，使點火信號的電壓變?yōu)?.5 V~3.5 V。偏置電路由精密電壓源REF3025、IL072D組成的反向比例放大器和以AD8065組成的反向求和電路組成。調(diào)理電路如圖3所示。

    (3)A/D轉換電路
    A/D轉換電路主要由A/D 芯片ADS830E和少量外圍電路組成。ADS830E為TI公司的8位高速A/D轉換器，它的采樣頻率為10 kS/s~60 MS/s。ADS830E的輸入電壓幅度可以通過編程控制，11腳(RSEL)為控制引腳，當11腳置高電平時,ADS830E的輸人電壓范圍是1.5 V~3.5 V， 即2 Vpp; 當11腳置低電平時, 輸入電壓范圍是2 V~3 V，即1 Vpp。本設計選用2 Vpp。
　引信點火信號最短尖峰電壓時間是5 ?滋s。根據(jù)耐奎斯特定理，采樣頻率至少是被測信號最高頻率的2倍才能復現(xiàn)出被測信號。而要將信號還原采樣頻率至少應該是被測信號頻率的5倍以上才行。本設計的采樣頻率選擇為2.1 MHz。
　(4)A/D控制及編碼
    A/D控制及編碼部分是整個系統(tǒng)的核心，由CPLD完成。CPLD選用的是Altera公司的EPM240T100I5N芯片，該芯片采用新型CPLD構架，功耗低、性能好、體積小、價格低廉，內(nèi)含240個宏單元，能夠完成一般的控制任務。EPM240T100I5N主要完成A/D采樣控制和A/D轉換結果的編碼輸出。A/D采樣控制比較簡單，A/D芯片工作只需要提供一個穩(wěn)定的時鐘信號即可，在CPLD內(nèi)部將位率時鐘分頻為2.1 MHz并提供給ADS830E工作，ADS830E在時鐘信號的下降沿輸出A/D轉換結果，CPLD在2.1 MHz時鐘的下降沿讀取A/D轉化結果,并將其編碼為曼徹斯特碼輸出。
    (5)電光轉換電路
    電光轉換電路將CPLD編碼的電信號轉化為光信號輸出。光信號不易受干擾、衰減小、傳輸距離遠。電光轉化采用的是單模TTL電平單光纖收發(fā)一體模塊，最高速度可到84 Mb/s。
2 程序設計
    程序使用VHDL硬件描述語言編寫，主要完成A/D采樣控制和曼徹斯特編碼輸出。由于模塊對實時性要求比較強，在一個采樣周期內(nèi)必須完成一次A/D 采樣的曼徹斯特編碼并輸出，故程序采取犧牲面積換速度的原則，采用流水線操作[4]，在A/D轉換數(shù)據(jù)的過程中把前一次A/D轉換結果進行編碼輸出,有效地提高了速度。
     在采用曼徹斯特碼的傳輸系統(tǒng)中，廣泛采用數(shù)據(jù)的幀格式[1]。本設計中一幀數(shù)據(jù)共有12 bit，其中4 bit同步頭（前兩位為“0”，后兩位為“1”），8 bit數(shù)據(jù)位。根據(jù)曼徹斯特碼的特點，每個位都是由高低電平組成，因為在連續(xù)傳輸?shù)挠行?shù)據(jù)位中不會存在超過一個數(shù)據(jù)位寬度的高電平或低電平，在每幀數(shù)據(jù)的前面設一個同步頭，高低電平各為2倍位率時鐘，這樣在接收數(shù)據(jù)時，只要采樣得到的電平滿足2倍位率時鐘，則認為是同步頭，開始接收數(shù)據(jù)[1]。由于曼徹斯特編碼是將NRZ碼二進制數(shù)據(jù)與其位率時鐘信號相異或而得，因此，要產(chǎn)生位率時鐘信號[5]， EPM240T100I5N工作的外部晶振時鐘為25 MHz，此外部時鐘既作為CPLD的工作時鐘，同時也作為位率時鐘。在本文中，分頻是用計數(shù)器來完成的。功能仿真圖如圖4所示。

    從圖4中可以看出：在A/D轉換時鐘“AD_CLK_temp”的下降沿，A/D轉換結果“00000011”被存入到CPLD內(nèi)部寄存器。在計數(shù)器“temp=7、8、9、10”時，發(fā)送4 bit同步數(shù)據(jù)；在計數(shù)器“temp=11”時，發(fā)送第0位數(shù)據(jù)“1”；在計數(shù)器“temp=0”時，發(fā)送第1位數(shù)據(jù)“1”；在計數(shù)器“temp=1”時，發(fā)送第2位數(shù)據(jù)“0”，如此直到第7位最高位數(shù)據(jù)發(fā)送完畢，在下一個A/D轉換時鐘的下降沿依此發(fā)送下一次采集的數(shù)據(jù)。
    經(jīng)過無源衰減網(wǎng)絡和調(diào)理電路處理，前端輸入信號被無損衰減到所需要的范圍，用CPLD進行A/D采樣控制和曼徹斯特編碼，光纖模塊將編碼后的電信號轉化為光信號進行傳輸，硬件靈活、簡單、成本低。此外，本系統(tǒng)時序配合嚴格，工作安全可靠，在微波暗室做試驗時，該模塊在強電磁脈沖下也能可靠工作。
參考文獻
[1] 晏磊.基于FPGA曼徹斯特碼數(shù)據(jù)傳輸系統(tǒng)的實現(xiàn)[J].微計算機信息,2006(12):169-170.
[2] 文楠. 4M碼率的曼徹斯特編解碼器的設計與實現(xiàn)[D]. 成都: 電子科技大學，2006.
[3] 李清兵, 楊澤富, 李鵬. 基于線性光耦HCNR201的交直流電壓傳感器的研制[J]. 儀表技術與傳感器,2009(8): 68-70.
[4] 吳繼華,王誠.Altera FPGA/CPLD設計(高級篇)[M].北京:人民郵電出版社,2005.
[5] 劉遠峰.基于FPGA的曼徹斯特編解碼器設計與實現(xiàn)[J].現(xiàn)代計算機,2010(12):90-92.