123,123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于Verilog的FPGA與USB 2．0高速接口設(shè)計(jì)

在高速的數(shù)據(jù)采集或傳輸中，目前使用較多的都是采用USB 2．0接口控制器和FPGA或DSP實(shí)現(xiàn)的，本設(shè)計(jì)在USB 2．0接口芯片CY7C68013的Slave FIFO模式下，利用FPGA作為外部主控制器實(shí)現(xiàn)對FX2 USB內(nèi)部的FIFO進(jìn)行控制，以實(shí)現(xiàn)數(shù)據(jù)的高速傳輸。該模塊可普遍適用于基于USB 2．0接口的高速數(shù)據(jù)傳輸或采集中。

發(fā)表于：2012/9/4

基于FPGA直接數(shù)字頻率合成兩種控制電路設(shè)計(jì)

本文介紹了利用FPGA 器件實(shí)現(xiàn)直接數(shù)字頻率合成的兩種控制電路方案，即采用相位累加器和比例乘法器實(shí)現(xiàn)控制。介紹了它們工作原理和設(shè)計(jì)實(shí)現(xiàn)。控制電路設(shè)計(jì)采用VHDL 語言和原理圖相結(jié)合的形式，在FPGA 芯片EPF10K 片內(nèi)實(shí)現(xiàn)。由此控制電路組成的直接數(shù)字頻率合成與單片機(jī)相結(jié)合，可以方便、靈活和準(zhǔn)確地實(shí)現(xiàn)信號發(fā)生器。

發(fā)表于：2012/9/3

基于FPGA的改進(jìn)型分組交織器的設(shè)計(jì)與實(shí)現(xiàn)

本文分析了交織器在Turbo碼中的作用，以及分組交織器[2]存在的缺陷，提出一種改進(jìn)型的分組交織器，即交織深度和寬度可控的分組交織器的設(shè)計(jì)方法。該交織器可根據(jù)數(shù)字通信中信道的實(shí)際特性，做到交織矩陣深度和寬度可控，能夠更好的滿足不同幀長度數(shù)據(jù)傳輸?shù)囊?，從而達(dá)到最佳的抗突發(fā)連續(xù)錯(cuò)誤的目的。

發(fā)表于：2012/8/30

Lattice LPTM10-12107平臺管理器開發(fā)方案

Lattice公司的LPTM10－12107是平臺管理器,內(nèi)部有48個(gè)宏單元CPLD,集成了板電源管理如熱插拔,加電順序,監(jiān)測,復(fù)位產(chǎn)生,調(diào)整和富余度)以及數(shù)字板管理工能如復(fù)位子系統(tǒng),非易失性誤差記錄,無縫邏輯,板數(shù)字信號監(jiān)測和控制,系統(tǒng)總線接口等),提供12個(gè)單獨(dú)模擬輸入通路,監(jiān)測多達(dá)12個(gè)電源測試點(diǎn),每個(gè)電源輸出電壓采用數(shù)字閉環(huán)控制模式,在各種負(fù)載條件下誤差0.5%內(nèi).本文介紹了Lattice平臺管理器主要特性,方框圖,典型應(yīng)用以及Lattice平臺管理器開

發(fā)表于：2012/8/30

基于FPGA的防盜定位追蹤系統(tǒng)

本系統(tǒng)基于GPS和GSM技術(shù)在FPGA開發(fā)板上實(shí)現(xiàn)了追蹤和定位的功能，為了檢測系統(tǒng)的的功能并找出其中的不足，我們制定了詳細(xì)的測試方案，并對不同環(huán)境下系統(tǒng)的性能以及系統(tǒng)的容錯(cuò)性進(jìn)行了測試，根據(jù)測試的數(shù)據(jù)對系統(tǒng)的性能做出了客觀的評價(jià)，突出展現(xiàn)了系統(tǒng)的優(yōu)點(diǎn)也找出了系統(tǒng)的不足。

發(fā)表于：2012/8/29

Altera通過早期使用計(jì)劃，讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢

Altera公司(NASDAQ: ALTR)今天發(fā)布其面向FPGA的OpenCL (開放計(jì)算語言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級C語言框架中面向FPGA設(shè)計(jì)他們自己的系統(tǒng)和算法，大大簡化了FPGA的開發(fā)。作為EAP計(jì)劃的一部分，客戶能夠預(yù)先了解Altera的OpenCL解決方案，參加面向FPGA的OpenCL培訓(xùn)課程，獲得相關(guān)資料，觀看其技術(shù)演示。

發(fā)表于：2012/8/29

Avnet ADI ADP1850 Xilinx 7系列FPGA電源解決方案

Avnet公司的ADI電源模塊是采用ADI公司的ADP1850器件,專為Xilinx公司的7系列FPGA提供電源,12V電壓輸入,四個(gè)雙路ADP1850器件提供8路穩(wěn)壓輸出:3.3V/8A,2.5V/8A,2.0V/2A,1.8V/6A,1.5V或1.35V/4A,1.2V/4A和兩路1.0V/6A.輸出誤差在3%或5%.本文介紹了ADI電源模塊主要指標(biāo)和特性,方框圖,電路圖,材料清單和PCB布局圖.

發(fā)表于：2012/8/29

基于FPGA的彩色觸摸屏控制器的設(shè)計(jì)

介紹了一種基于FPGA的彩色觸摸屏控制器的設(shè)計(jì)方法，根據(jù)彩色液晶屏TFT-LCD與芯片ADS7843的接口方式，使用FPGA設(shè)計(jì)了TFT-LCD控制器和ADS7843芯片的控制器，并實(shí)現(xiàn)了在TFT-LCD上的觸摸功能。該控制器顯示效果好，觸摸響應(yīng)速度快，為后續(xù)彩色觸摸屏的IP核設(shè)計(jì)打下了基礎(chǔ)。

發(fā)表于：2012/8/28

Lattice MachXO2 Pico 開發(fā)評估方案

Lattice公司的MachXO2系列是超低功耗的非易失PLD器件，容量從256到6864查找表（LUT），19個(gè)到335個(gè)I/O。此外，器件還集成了嵌入?yún)^(qū)塊RAM（EBR）（多達(dá)240Kb），分布式RAM(多達(dá)54kb)，用戶閃存（UFM）(多達(dá)3256kb)，PLL以及SPI，I2C和JTAG等接口。待機(jī)功耗低到19uW，主要用在低成本量大的消費(fèi)類電子和系統(tǒng)應(yīng)用。本文介紹了MachXO2系列主要特性，方框圖以及MachXO2Pico開發(fā)板主要特性，方框圖，電路圖和材料清單（BOM）。

發(fā)表于：2012/8/28

基于WDM的精確定時(shí)器及其在冗余技術(shù)中的應(yīng)用

現(xiàn)代軍用電子設(shè)備和某些控制系統(tǒng)對設(shè)備的可靠性要求越來越高。針對此情況利用設(shè)備冗余原理，提出一種基于WDM的精確定時(shí)器實(shí)現(xiàn)設(shè)備冗余的方法。利用此方法設(shè)計(jì)了雙冗余CAN總線板卡及其在WindowsXP系統(tǒng)下的驅(qū)動(dòng)程序，給出了部分驅(qū)動(dòng)實(shí)現(xiàn)細(xì)節(jié)和相關(guān)流程。結(jié)果表明該方法可成功實(shí)現(xiàn)雙CAN接口卡在總線故障情況下的冗余切換，提高了設(shè)備可靠性。

發(fā)表于：2012/8/28