国产精华Av午夜在线观看免费,成人午夜黄色影院,雪花影视在线观看免费完整

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

ARM與GLOBALFOUNDRIES合作推出專供新一代智慧型行動裝置使用的20納米及FinFET 技術(shù)

GLOBALFOUNDRIES和 ARM 今天宣布已簽訂了一份多年期協(xié)議，旨在為采用GLOBALFOUNDRIE 20納米與FinFET工藝的 ARM 處理器設(shè)計提供優(yōu)化的系統(tǒng)級芯片 (SoC) 解決方案。

發(fā)表于：8/14/2012

基于FPGA的PUSCH信道估計仿真與實現(xiàn)

基于最小平方 (LS) 算法，利用FPGA實現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行信道估計算法。主要研究了如何利用FPGA實現(xiàn)LS算法，包括算法的介紹、方案的形成、FPGA實現(xiàn)的處理流程、FPGA實現(xiàn)結(jié)果及分析。以Virtex-5芯片為硬件平臺，完成了仿真、綜合、板級驗證等工作。實現(xiàn)結(jié)果表明，該信道估計算法應(yīng)用到TD-LTE系統(tǒng)具有良好的穩(wěn)定性和可行性。

發(fā)表于：8/14/2012

基于FPGA的寬帶多普勒測速聲納數(shù)字系統(tǒng)的設(shè)計與實現(xiàn)

針對多普勒測速聲納的高精度要求，采用寬帶發(fā)射信號和相控陣波束形成技術(shù)，并利用FPGA在數(shù)據(jù)處理方面高速、并行、實時的特點，在以Altera StratixII EP2S60F484I4 FPGA為核心的系統(tǒng)上設(shè)計了寬帶多普勒測速聲納數(shù)字系統(tǒng)，實現(xiàn)了采樣控制及帶通濾波、波束形成、相關(guān)運算等信號處理算法。測試結(jié)果顯示，寬帶信號能夠更好地滿足聲納系統(tǒng)高精度要求。

發(fā)表于：8/13/2012

RF905無線通信IP軟核的優(yōu)化設(shè)計

利用DMA數(shù)據(jù)傳輸方式的特點，設(shè)計了一種基于DMA方式的RF905無線通信IP軟核。該IP軟核基于AVALON總線，其控制和運算邏輯由一片F(xiàn)PGA芯片完成，適合應(yīng)用于NIOSII嵌入式系統(tǒng)。測試與驗證表明，該IP軟核在傳輸數(shù)據(jù)時大大降低了CPU的占用時間，提高了嵌入式系統(tǒng)的性能并且占用較少資源，與一般的IP硬核相比，速度快，成本低，靈活性好，可移植性強，從而更能滿足短距離無線通信的要求。該IP軟核已應(yīng)用于某無線電力參數(shù)監(jiān)測系統(tǒng)中。

發(fā)表于：8/13/2012

英特爾資助尼康研制半導(dǎo)體制造新設(shè)備

據(jù)悉，新設(shè)備將通過在更大尺寸的半導(dǎo)體晶圓上繪制電路，將生產(chǎn)成本降低一半，目標(biāo)是2018年投入實際生產(chǎn)。英特爾將承擔(dān)數(shù)百億日元的開發(fā)費用。尼康是該設(shè)備領(lǐng)域的全球第2大廠商。此次將通過其最大客戶英特爾的資金支持加速開發(fā)進程。

發(fā)表于：8/10/2012

基于SOPC的M8051嵌入式調(diào)試器設(shè)計

調(diào)試器是嵌入式系統(tǒng)軟件開發(fā)的重要工具。本文設(shè)計了一款基于USB接口并以SOPC方式實現(xiàn)的M8051嵌入式調(diào)試器。通過USB通信接口完成調(diào)試器與上位機的通信，保證較高的調(diào)試速度；以單獨的FPGA芯片實現(xiàn)調(diào)試器的USB接口、調(diào)試命令解析以及JTAG時序生成等功能模塊，簡化系統(tǒng)設(shè)計的復(fù)雜度。經(jīng)測試，該調(diào)試系統(tǒng)性能穩(wěn)定、可靠。

發(fā)表于：8/10/2012

BCH編譯碼器的FPGA設(shè)計及SoPC驗證

針對NAND Flash應(yīng)用，完成了并行化BCH編譯碼器硬件設(shè)計。采用寄存器傳輸級硬件描述語言，利用LFSR電路、計算伴隨式、求解關(guān)鍵方程、Chien搜索算法等技術(shù)方法完成了BCH編譯碼算法在FPGA上的硬件實現(xiàn)。相比于傳統(tǒng)串行實現(xiàn)方案，采用并行化實現(xiàn)提高了編譯碼器的速度。搭建了基于SoPC技術(shù)的嵌入式驗證平臺，在Nios處理器的控制下能快速高效地完成對BCH編譯碼算法的驗證，具有測試環(huán)境可配置、測試向量覆蓋率高、測試流程智能化的特點。

發(fā)表于：8/9/2012

基于雙核Nios II系統(tǒng)的數(shù)字預(yù)失真器設(shè)計

設(shè)計了一種基于雙核Nios II系統(tǒng)的數(shù)字預(yù)失真器(DPD)。在FPGA中構(gòu)建多查找表結(jié)構(gòu)，實現(xiàn)了基于記憶多項式模型的DPD；采用雙核處理器完成并行RLS算法處理，保證了DPD模型參數(shù)提取過程的執(zhí)行效率。實驗結(jié)果證明，該系統(tǒng)能夠?qū)Ψ诺姆蔷€性進行較好補償。

發(fā)表于：8/9/2012

賽靈思Zynq-7000 All Programmable SoC實現(xiàn)1GHz處理能力

業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布，其Zynq?-7000 All Programmable SoC系列的峰值處理性能提升至1 GHz，同時還將采用更小的封裝尺寸以實現(xiàn)更高的系統(tǒng)性能和可編程系統(tǒng)集成度。上述增強功能可進一步提高眾多高端影像與圖形處理應(yīng)用的系統(tǒng)價值，從而充分滿足醫(yī)療以及有線與無線設(shè)備領(lǐng)域計算密集型系統(tǒng)的要求。Zynq-7000 All Programmable SoC 系列是業(yè)界首款緊密集成軟件、硬件及I/O的“All Programmable”的器件。

發(fā)表于：8/9/2012

系統(tǒng)建模成為主流

“系統(tǒng)建?！边@一詞語揭示了復(fù)雜芯片系統(tǒng)(SoC)設(shè)計工程以及規(guī)模龐大的航空航天計劃。而實際上，系統(tǒng)建模技術(shù)的根本在于IC設(shè)計和航空航天工業(yè)。但是今天，出于各種原因，很多領(lǐng)域的系統(tǒng)設(shè)計人員在開發(fā)完整的原型系統(tǒng)之前必須對其電子系統(tǒng)設(shè)計進行建模。

發(fā)表于：8/9/2012