頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 系統(tǒng)建模成為主流 “系統(tǒng)建?！边@一詞語揭示了復(fù)雜芯片系統(tǒng)(SoC)設(shè)計(jì)工程以及規(guī)模龐大的航空航天計(jì)劃。而實(shí)際上，系統(tǒng)建模技術(shù)的根本在于IC設(shè)計(jì)和航空航天工業(yè)。但是今天，出于各種原因，很多領(lǐng)域的系統(tǒng)設(shè)計(jì)人員在開發(fā)完整的原型系統(tǒng)之前必須對其電子系統(tǒng)設(shè)計(jì)進(jìn)行建模。 發(fā)表于：2012/8/9 基于影像傳感器MT9M111的視頻采集系統(tǒng) CMOS圖像采集系統(tǒng)普遍存在圖像質(zhì)量問題，如果沒有對圖像進(jìn)行專門的處理，則圖像質(zhì)量難以保障。近些年來，隨著SoC技術(shù)的快速發(fā)展，在圖像采集和處理領(lǐng)域，出現(xiàn)了SoC影像傳感器，它集成CMOS傳感器和圖形處理器功能，可以得到令人非常滿意的圖像質(zhì)量。本文設(shè)計(jì)的視頻采集系統(tǒng)采用了SoC成像芯片MT9M111和USB2.0接口芯片CY7C68013。 發(fā)表于：2012/8/8 基于CPCI總線架構(gòu)設(shè)計(jì)的實(shí)時(shí)圖像信號處理平臺(tái) 為了提高算法效率，實(shí)時(shí)處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。業(yè)務(wù)板以FPGA為處理核心，實(shí)現(xiàn)數(shù)字視頻信號的實(shí)時(shí)圖像處理，DSP實(shí)現(xiàn)了部分的圖像處理算法和FPGA的控制邏輯，并響應(yīng)中斷，實(shí)現(xiàn)數(shù)據(jù)通信和存儲(chǔ)實(shí)時(shí)信號。 發(fā)表于：2012/8/8 用FPGA實(shí)現(xiàn)端到端廣播平臺(tái)解決方案 消費(fèi)者要求以前所未有的速度提供史無前例的海量優(yōu)質(zhì)視頻，迫使廣播公司和設(shè)備制造商以更快的速度將低成本先進(jìn)解決方案投放市場。為滿足這一需求，賽靈思正著力推出現(xiàn)場可編程門陣列(FPGA)和端到端廣播平臺(tái)解決方案，幫助設(shè)計(jì)人員和制造商以更快的速度將采集、提供、分配和消費(fèi)(ACDC)解決方案集成到自己的設(shè)備當(dāng)中。 發(fā)表于：2012/8/8 Synopsys并購帶動(dòng)EDA產(chǎn)業(yè)重回制造懷抱？ 有消息指出，新思科技(Synopsys)有意將其研發(fā)團(tuán)隊(duì)和近期收購自Magma、Ciranova以及思源科技(Springsoft)等公司的EDA軟件加以整合，在我看來，這代表著該市場可能會(huì)發(fā)生一些有趣的轉(zhuǎn)變?？雌饋碛悬c(diǎn)像是EDA終于要回歸原點(diǎn) 發(fā)表于：2012/8/8 卡位18吋臺(tái)積三星英特爾激戰(zhàn)臺(tái)積投資410億沖先進(jìn)制程 臺(tái)積電昨（5）日宣布，將投資晶片設(shè)備商艾司摩爾（ASML）11.14億歐元（約新臺(tái)幣410億元），加速下一世代關(guān)鍵技術(shù)極紫外光（EUV）與18吋晶圓微影設(shè)備開發(fā)及量產(chǎn)，成為繼英特爾之后，第2家加入投資ASML的半導(dǎo)體大廠。 發(fā)表于：2012/8/7 Xilinx Virtex-5 FPGA 中的CRC模塊 CRC根據(jù)一個(gè)給定的數(shù)據(jù)位組算出，然后在傳輸或存儲(chǔ)之前附加到數(shù)據(jù)幀尾部。接收或檢索到幀后，對其內(nèi)容重新計(jì)算CRC，以此來驗(yàn)證其有效性，確保數(shù)據(jù)無誤。本文簡述CRC計(jì)算所依據(jù)的原理，并且探討用線性 發(fā)表于：2012/8/7 FPGA動(dòng)態(tài)局部可重構(gòu)中基于TBUF總線宏設(shè)計(jì) 目前，Xilinx公司提倡使用最新的EAPR(Early Access Partial Reconfiguration)方法實(shí)現(xiàn)FPGA動(dòng)態(tài)局部可重構(gòu)技術(shù)。該方法中用于可重構(gòu)模塊與其他模塊之間通信的總線宏是基于Slice的，但這個(gè)方法只適用于Virtex-Ⅱ，Virtex-ⅡPro，Virtex-IV和Virtex-V等器件，對于Virtex，SpartanⅡ，SpartanⅢ等器件，只能使用基于TBUF的總線宏實(shí)現(xiàn)動(dòng)態(tài)可重構(gòu)技術(shù)，因此該文對基于TBUF的總線宏研究是有意義的。 發(fā)表于：2012/8/6 FPGA在嵌入式系統(tǒng)中的配置方式的探討 在當(dāng)今商業(yè)競爭日益加強(qiáng)的環(huán)境中,產(chǎn)品是否便于現(xiàn)場升級和是否便于靈活運(yùn)用,成為商家迅速占領(lǐng)市場的關(guān)鍵因素。在這種背景下,Alter公司開發(fā)的基于SRAMLUT結(jié)構(gòu)的FPGA器件得到了廣泛應(yīng)用?，F(xiàn)場可編 發(fā)表于：2012/8/6 一種調(diào)節(jié)多核處理器硬件適應(yīng)軟件設(shè)計(jì)方法 典型的嵌入式系統(tǒng)設(shè)計(jì)人員在硬件平臺(tái)上進(jìn)行編程，他們最關(guān)注的一點(diǎn)就是硬件平臺(tái)的穩(wěn)定性。如果硬件沒有設(shè)置好，會(huì)帶來重新編寫代碼的麻煩。但是一個(gè)完全設(shè)置好的穩(wěn)定的硬件平臺(tái)還是會(huì)對其上運(yùn)行的程序有一系列的限制 發(fā)表于：2012/8/6 ?…263264265266267268269270271272…?
