看一级毛片国产一级毛片,95后国产对白影音先锋,caopor久久第二页

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

基于FPGA的相檢寬帶測(cè)頻系統(tǒng)

作者：西安電子科技大學(xué)信息處理研究所秦紅波鄭珍周渭王海在電子測(cè)量技術(shù)中，頻率測(cè)量是最基本的測(cè)量之一。常用的測(cè)頻法和測(cè)周期法在實(shí)際應(yīng)用中具有較大的局限性，并且對(duì)被測(cè)信號(hào)的計(jì)數(shù)存在±1個(gè)字的誤

發(fā)表于：8/1/2012

基于Verilog HDL設(shè)計(jì)實(shí)現(xiàn)的乘法器性能研究

摘要：本文在設(shè)計(jì)實(shí)現(xiàn)乘法器時(shí)，采用了4-2和5-2混合壓縮器對(duì)部分積進(jìn)行壓縮，減少了乘法器的延時(shí)和資源占用率；經(jīng)XilinxISE和QuartusII兩種集成開發(fā)環(huán)境下的綜合仿真測(cè)試，與用Ver

發(fā)表于：8/1/2012

Altera發(fā)售業(yè)界最快、具有背板功能收發(fā)器的Stratix V FPGA

Altera公司(Nasdaq: ALTR)今天宣布，開始批量發(fā)售FPGA業(yè)界性能最好、具有背板功能的收發(fā)器。Altera的Stratix® V FPGA是業(yè)界唯一能夠提供14.1 Gbps收發(fā)器帶寬的FPGA，也是唯一支持最新一代光纖通道協(xié)議(16GFC)的FPGA。背板、交換機(jī)、數(shù)據(jù)中心、云計(jì)算應(yīng)用、測(cè)試測(cè)量系統(tǒng)以及存儲(chǔ)區(qū)域網(wǎng)的開發(fā)人員采用Altera最新一代28-nm高性能FPGA，能夠大幅度提高數(shù)據(jù)速率，快速進(jìn)行存儲(chǔ)并檢索信息。對(duì)于光傳送網(wǎng)(OTN)應(yīng)用，采用Stratix V FPGA，運(yùn)營(yíng)商能夠在網(wǎng)絡(luò)中迅速靈活的支持高速增長(zhǎng)的數(shù)據(jù)流。

發(fā)表于：8/1/2012

固定邏輯與可編程邏輯PLD的區(qū)別

邏輯器件可分類兩大類 - 固定邏輯器件和可編程邏輯器件。一如其名,固定邏輯器件中的電路是永久性的,它們完成一種或一組功能 -- 一旦制造完成,就無法改變。另一方面,可編程邏輯器件（PLD）是能夠?yàn)榭蛻籼峁┓秶鷱V泛的多種邏輯容量、特性、速度和電壓參數(shù)的標(biāo)準(zhǔn)成品部件 -- 而且此類器件可在任何時(shí)間改變,從而完成許多種不同的功能。

發(fā)表于：8/1/2012

嵌入式運(yùn)動(dòng)控制器在網(wǎng)絡(luò)化交流伺服系統(tǒng)中的應(yīng)用

一個(gè)多軸運(yùn)動(dòng)控制系統(tǒng)由高階的運(yùn)動(dòng)控制器(motioncontroller)與低階的伺服驅(qū)動(dòng)器(servodriver)所組成，運(yùn)動(dòng)控制器負(fù)責(zé)運(yùn)動(dòng)控制命令譯碼、各個(gè)位置控制軸彼此間的相對(duì)運(yùn)動(dòng)、加減速輪廓控制等等，其主要關(guān)鍵在于降低整體系統(tǒng)運(yùn)動(dòng)控制的路徑誤差；伺服驅(qū)動(dòng)器負(fù)責(zé)伺服電機(jī)的位置控制，主要關(guān)鍵在于降低伺服軸的追隨誤差。

發(fā)表于：7/31/2012

ESL綜合解決方案提高DSP的設(shè)計(jì)效率推動(dòng)ASICS與FPGA器件發(fā)展

電子產(chǎn)品中數(shù)字信號(hào)處理(DSP)芯片的使用率正急劇增加?，F(xiàn)場(chǎng)可編程門陣列(FPGA)可支持?jǐn)?shù)百萬個(gè)門，并以DSP為中心，這種特性使其性能比標(biāo)準(zhǔn)的DSP芯片有了大幅提升。此外，F(xiàn)PGA還可進(jìn)行中小型批量生產(chǎn)，能支持非常強(qiáng)大的原型設(shè)計(jì)與驗(yàn)證技術(shù)，以實(shí)現(xiàn)DSP算法的實(shí)時(shí)仿真。但為FPGA和ASIC創(chuàng)建可移植性算法IP也面臨著諸多挑戰(zhàn)與要求。

發(fā)表于：7/31/2012

基于μClinux的 SoPC應(yīng)用系統(tǒng)設(shè)計(jì)

嵌入式系統(tǒng)一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶應(yīng)用程序四部分組成，其發(fā)展主要體現(xiàn)在芯片技術(shù)的進(jìn)步上，以及在芯片技術(shù)限制下的算法與軟件的進(jìn)步上。隨著芯片制造技術(shù)的發(fā)展，嵌入式系統(tǒng)

發(fā)表于：7/31/2012

如何實(shí)現(xiàn)從FPGA到DDR3 SDRAM存儲(chǔ)器的連接？

采用90nm工藝制造的DDR3SDRAM存儲(chǔ)器架構(gòu)支持總線速率為600Mbps-1.6Gbps(300-800MHz)的高帶寬，工作電壓低至1.5V，因此功耗小，存儲(chǔ)密度更可高達(dá)2Gbits

發(fā)表于：7/31/2012

基于FPGA的機(jī)載合成孔徑雷達(dá)數(shù)字信號(hào)處理機(jī)接口板卡的設(shè)計(jì)與實(shí)現(xiàn)

介紹基于FPGA芯片實(shí)現(xiàn)的機(jī)載合成孔徑雷達(dá)數(shù)字信號(hào)處理機(jī)接口板卡。該接口板卡負(fù)責(zé)將輸入數(shù)據(jù)緩存和信息格式轉(zhuǎn)換,然后打包成處理機(jī)需要的數(shù)據(jù)幀發(fā)送到信號(hào)處理機(jī),并具有PCI接口功能和在線自檢測(cè)功能。著重介紹了系統(tǒng)的硬件結(jié)構(gòu)設(shè)計(jì)和軟件實(shí)現(xiàn)功能,給出了選用的主要芯片的型號(hào)。該接口板已應(yīng)用于某合成孔徑雷達(dá)數(shù)字信號(hào)處理機(jī)中,整機(jī)使用證明該系統(tǒng)工作穩(wěn)定,實(shí)現(xiàn)了設(shè)計(jì)中要求的功能。

發(fā)表于：7/31/2012

基于嵌入式微處理器和 FPGA的高精度測(cè)頻設(shè)計(jì)

1引言本課題來源于一個(gè)無紙記錄儀的項(xiàng)目。在該項(xiàng)目中要求無紙記錄儀中有一路通道將工業(yè)現(xiàn)場(chǎng)采集到的頻率信號(hào)測(cè)量并顯示出來。傳統(tǒng)的測(cè)頻系統(tǒng)大多采用單片機(jī)加邏輯器件構(gòu)成，而這類測(cè)頻系統(tǒng)存在測(cè)頻速度慢、準(zhǔn)

發(fā)表于：7/31/2012