123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫(huà)面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫(huà)面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于FPGA的RGB到Y(jié)CrCb顏色空間轉(zhuǎn)換

通過(guò)對(duì)轉(zhuǎn)換算法的研究，推導(dǎo)出適合在FPGA上實(shí)現(xiàn)的新算法，算法優(yōu)點(diǎn)突出。算式中乘法器采用DSP48 Slice模塊實(shí)現(xiàn)，提高了轉(zhuǎn)換算法的運(yùn)算速度。從綜合報(bào)告可以看出，除了使用5個(gè)DSP48s外，其他資源使用的比較少。運(yùn)算速度最大能夠達(dá)到189 MHz，能夠充分滿足運(yùn)算量大，實(shí)時(shí)性要求高的應(yīng)用。

發(fā)表于：2012/7/30

利用Virtex-5 LXT器件實(shí)現(xiàn)集成化視頻連接功能解決方案

Xilinx了解廣播系統(tǒng)設(shè)計(jì)師所面臨的挑戰(zhàn)不斷出臺(tái)的視頻連接功能新標(biāo)準(zhǔn)，給廣播產(chǎn)品帶來(lái)了棘手的設(shè)計(jì)挑戰(zhàn)和緊迫的日程隨著廣播行業(yè)視頻連接功能標(biāo)準(zhǔn)的不斷變化，我們的目標(biāo)是以免費(fèi)參考設(shè)計(jì)

發(fā)表于：2012/7/30

基于FPGA的RapidIO節(jié)點(diǎn)設(shè)計(jì)

1引言在傳統(tǒng)的嵌入式多處理器系統(tǒng)中，處理器之間的互連是通過(guò)分時(shí)共享總線來(lái)實(shí)現(xiàn)的，所有通信爭(zhēng)用總線帶寬，由此就造成處理器越多，每個(gè)處理器可用帶寬就越少，從而帶來(lái)嚴(yán)重的系統(tǒng)信

發(fā)表于：2012/7/30

異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)

首先介紹異步FIFO的概念、應(yīng)用及其結(jié)構(gòu),然后分析實(shí)現(xiàn)異步FIFO的難點(diǎn)問(wèn)題及其解決辦法;在傳統(tǒng)設(shè)計(jì)的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對(duì)其進(jìn)行綜合仿真和FPGA實(shí)現(xiàn)。1、異步FIFO介紹在現(xiàn)代

發(fā)表于：2012/7/30

賽靈思新一代Vivado設(shè)計(jì)套件首次面向公眾開(kāi)放

All Programmable FPGA、SoC和3D IC的全球領(lǐng)先供應(yīng)商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布首次面向所有用戶全面開(kāi)放其新一代設(shè)計(jì)環(huán)境Vivado?設(shè)計(jì)套件2012.2，該版本現(xiàn)已向目前所有質(zhì)保期內(nèi)的ISE®設(shè)計(jì)套件用戶免費(fèi)提供。Vivado設(shè)計(jì)套件2012.2的發(fā)布分為兩個(gè)階段，首輪發(fā)布致力于加快C語(yǔ)言和RTL的實(shí)現(xiàn)速度；第二輪發(fā)布則著重加快系統(tǒng)級(jí)功能的集成速度。該版本提供了高度集成的設(shè)計(jì)環(huán)境（IDE）和全新一代系統(tǒng)到IC工具，其中包括高層次綜合、具有業(yè)界最佳SystemVerilog支持的RTL綜合、革命性創(chuàng)新的分析型布局布線，以及高級(jí)SDC時(shí)序引擎，使開(kāi)發(fā)人員能夠?qū)⒃O(shè)計(jì)實(shí)現(xiàn)速度提高達(dá)四倍，大大提升了他們的設(shè)計(jì)生產(chǎn)力。

發(fā)表于：2012/7/30

基于FPGA的伺服驅(qū)動(dòng)器分周比實(shí)現(xiàn)

引言電動(dòng)機(jī)是各類數(shù)控機(jī)床的重要執(zhí)行部件。要實(shí)現(xiàn)對(duì)電動(dòng)機(jī)的精確位置控制，轉(zhuǎn)子的位置必須能夠被精確的檢測(cè)出來(lái)。光電編碼器是目前最常用的檢測(cè)器件。光電編碼器分為增量式、絕對(duì)式和混合式。其中，增

發(fā)表于：2012/7/29

運(yùn)用FPGA 進(jìn)行控制平面/數(shù)據(jù)平面視頻處理

嵌入式設(shè)計(jì)人員面臨的最大挑戰(zhàn)之一就是界定系統(tǒng)的性能需求。用以確定實(shí)際性能需求所需的信息要么無(wú)法獲取，要么難以獲得。最精確的估算有時(shí)也會(huì)因無(wú)法預(yù)料的計(jì)算負(fù)荷而失效。分析通常會(huì)指出，對(duì)于數(shù)據(jù)處理需求而

發(fā)表于：2012/7/29

基于 FPGA的嵌入式以太網(wǎng)與Matlab通信系統(tǒng)的設(shè)計(jì)

在系統(tǒng)硬件結(jié)構(gòu)中，考慮到系統(tǒng)復(fù)雜度和成本因素，我們選用了Xilinx公司的Spatan3A系列的XC3S700A作為主控制芯片，該芯片為 Xilinx的Spartan系列的低端FPGA，采用了65nm技術(shù)，在集成度和性價(jià)比上都要優(yōu)于先前Spartan系列的FPGA，系統(tǒng)外掛一塊 Micron公司的32M×16bits的DDR2芯片MT47H32M16作為外擴(kuò)SDRAM，以及一片Numonyx公司的16Mb的 SPIFlashM25P16作為數(shù)據(jù)存儲(chǔ)器，而10/100Mb以太網(wǎng)我們采用單片PHY芯片加X(jué)ilinx的MAC軟核來(lái)實(shí)現(xiàn)。該方案將物理層和 MAC分開(kāi)，將MAC用IP來(lái)實(shí)現(xiàn)，從而整個(gè)系統(tǒng)更加靈活。其中單片PHY芯片有BroADCom公司的BCM5221，Intel公司的 LXT971A、LXT972A，SMSC公司的DM9000、LAN83C185等。這里我們采用SMSC公司的LAN83C185來(lái)實(shí)現(xiàn)物理層。

發(fā)表于：2012/7/28

基于FPGA雷達(dá)成像方位脈沖壓縮系統(tǒng)

在整個(gè)有距離-多普勒(R- D) 算法中方位脈沖壓縮系統(tǒng)是設(shè)計(jì)的關(guān)鍵。隨著FPGA芯片突飛猛進(jìn)的發(fā)展，實(shí)時(shí)雷達(dá)成像方位脈沖壓縮系統(tǒng)在FPGA上實(shí)現(xiàn)變成了可能。

發(fā)表于：2012/7/27

基于FPGA 的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)

脈沖壓縮體制在現(xiàn)代雷達(dá)中被廣泛采用，通過(guò)發(fā)射寬脈沖來(lái)提高發(fā)射的平均功率，保證足夠的作用距離；接收時(shí)則采用相應(yīng)的脈沖壓縮算法獲得脈寬較窄的脈沖，以提高距離分辨力，從而能夠很好地解決作用距

發(fā)表于：2012/7/27