頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 基于FPGA的RapidIO节点设计和实现 1引言在传统的嵌入式多处理器系统中，处理器之间的互连是通过分时共享总线来实现的，所有通信争用总线带宽，由此就造成处理器越多，每个处理器可用带宽就越少，从而带来严重的系统信 發(fā)表于：2012/7/16 安富利X-fest研讨会北京站反响热烈 打破参会人数记录 X-fest 2012全球系列研讨会北京站于7月10日举办，创下了单场活动吸引上千名业内人士参加的新记录。X-fest是为期一天的全球性培训活动，由安富利公司(NYSE: AVT) 旗下安富利电子元件亚洲 (Avnet Electronics Marketing )主办，深受FPGA、ARM MCU、DSP和嵌入式系统开发人员欢迎。 發(fā)表于：2012/7/16 基于FPGA的嵌入式监控系统设计 目前，图像监控系统大多采用PC和视频采集卡作为系统主要部分，基于嵌入式技术的图像监控系统设备在我国还只是起步阶段，没有成熟的产品应用。这一现状的根本原因就是我国在开发这类产品时，没有统一的开发标准和共用的开发平台，而且没有可靠的功能和性能测试标准，各个企业的开发技术力量分散，极大的影响了该类产品开发的效率和可靠性。 發(fā)表于：2012/7/12 ASIC设计中验证工具选择 伴随着工艺技术水平的提高，当前ASIC设计规模和设计复杂度也不断的提高。合理的选择验证工具在ASIC设计过程中起了关键作用。下面就结合实际的项目开发，对比验证工具的特点，帮助大家更好的认识验证工具。 發(fā)表于：2012/7/11 AMBA片上总线在SoC芯片设计中的应用 随着深亚微米工艺技术日益成熟，集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法，发展到基于IP复用的设计方法，并在SoC设计中得到了广泛应用。在基于IP复用的SoC设计中，片上总线设计是最关键的问题。为此，业界出现了很多片上总线标准。 發(fā)表于：2012/7/11 基于FPGA的网络处理技术的性能和灵活性分析 网络处理是指对在通信和网络设备中传送的数据包进行的处理，网络处理不仅出现在网络核心，还出现在MAN/LAN中。网络处理可通过几类半导体器件实现，因而网络OEM能根据特定需求选择适当的器件组合。那么究竟由谁决定需求呢？这些需求是由通信运营商和互联网业务提供商(ISP)决定的。 發(fā)表于：2012/7/11 基于Nios软核的CT机扫描系统控制器 近年来，可编程逻辑器件的发展，使得SOPC (System On A Programmable Chip，可编程片上系统)成为可能, 即在一块可编程芯片上实现整个系统。Nios是Altera公司开发的可用于SOPC设计的处理器软核。 發(fā)表于：2012/7/11 基于Petalinux的Socket网络通信系统设计与实现 介绍了一款针对MicroBlaze软核处理器特别开发的嵌入式操作系统Petalinux，成功地实现了其在ML402开发板上的移植，并且在该系统上实现了基于TCP/IP协议的套接字接口Socket的网络通信。 發(fā)表于：2012/7/11 Altera推出最新IP内核产品，降低了高性能40GbE/100GbE设计的复杂度 Altera公司(NASDAQ: ALTR)今天宣布，推出40-Gbps以太网(40GbE)和100-Gbps以太网(100GbE)知识产权(IP)内核产品。这些内核能够高效的构建需要大吞吐量标准以太网连接的系统，包括，芯片至光模块、芯片至芯片以及背板应用等。介质访问控制(MAC)和物理编码子层以及物理介质附加(PCS+PMA)子层IP内核符合IEEE 802.3ba™-2010标准要求，降低用户在Altera 28-nm Stratix® V FPGA和40-nm Stratix IV FPGA中集成40GbE和100GbE连接的设计复杂度。 發(fā)表于：2012/7/11 基于ADV212芯片的视频压缩系统应用设计技术 ADV212是一种低价、单片、低功耗、全数字的CMOS超大规模集成电路。它在实现JPEG2000 图像压缩必需的高强度计算同时能产生适用于大多数应用的码流。该芯片的核工作电压1. 5V， I /O 电压2. 5V 到3. 3V， 主要包括一个专门的小波变换引擎，3个熵编码器， 一个片内存储器， 一个内置精简指令集( R ISC )处理器。图像或视频数据由AD 内部12位像素接口输入， 采样结果隔行输入小波变换引擎，然后采用5 /3或9 /7滤波器将每个图块或帧分解为子带， 得到的小波系数写入内部存储器。熵编解码器将数据编码为JPEG2000 标准。内部DMA 引擎提供存储器之间的高带宽传输及各模块和存储器之间的高性能传输。图1为ADV212的内部功能图。 發(fā)表于：2012/7/10 <…272273274275276277278279280281…>
