123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

ADI HSC-ADC-EVALCZ基于FPGA的高速ADC評(píng)估方案

ADI公司的HSC－ADC－EVALCZ是采用Xilinx Virtex－4 FPGA的高速ADC評(píng)估平臺(tái),能從ADI高速ADC評(píng)估板中捕獲數(shù)字?jǐn)?shù)據(jù).平臺(tái)通過USB端口連接到PC,采用VisualAnalog®快速評(píng)估高速ADC的性能,與之配套的有ADIADC高速評(píng)估板,信號(hào)源和時(shí)鐘源.平臺(tái)具有64kBFIFO深度,644MSPSSDR和800MSPSDDR并行輸入,支持1.8V,2.5V和3.3VCMOS與LVDS接口,支持高達(dá)18位的多個(gè)ADC通路.本文介紹了HSC－ADC－EVALCZ評(píng)估平臺(tái)產(chǎn)品亮點(diǎn)和主要特性,功能框

發(fā)表于：2012/7/24

基于CPLD的智能撥號(hào)報(bào)警系統(tǒng)

提出了一種以CPLD芯片作為控制核心的智能報(bào)警系統(tǒng)。系統(tǒng)主要通過檢測電路、DTMF撥號(hào)電路、VHDL語言編寫的邏輯硬件電路實(shí)現(xiàn)報(bào)警。利用EDA技術(shù)進(jìn)行系統(tǒng)設(shè)計(jì)，外圍器件少，結(jié)構(gòu)簡單，升級(jí)和維護(hù)方便。通過邏輯仿真，驗(yàn)證了系統(tǒng)設(shè)計(jì)的可行性和穩(wěn)定性，具有實(shí)用價(jià)值。

發(fā)表于：2012/7/23

基于PSoC的數(shù)控運(yùn)動(dòng)控制器

采用PSoC可編程片上系統(tǒng)設(shè)計(jì)了一個(gè)數(shù)控運(yùn)動(dòng)控制器，由于PSoC具有靈活的可自由配置的模擬、數(shù)字資源和輸入輸出接口以及對(duì)多種通信接口的支持，該運(yùn)動(dòng)控制器具有良好的可擴(kuò)展性和可移植性。介紹了系統(tǒng)的整體結(jié)構(gòu)、控制器的硬件模塊設(shè)計(jì)以及直線、圓弧、Nurbs曲線插補(bǔ)方式和速度控制方案的軟件實(shí)現(xiàn)，使用該控制器控制一臺(tái)三軸雕刻機(jī)進(jìn)行雕刻，結(jié)果表明該系統(tǒng)具有良好的性能。

發(fā)表于：2012/7/23

基于Astro工具的ASIC時(shí)序分析

在目前的ASIC設(shè)計(jì)中，時(shí)鐘信號(hào)的質(zhì)量對(duì)同步數(shù)字電路的影響越來越大。如何避免時(shí)序問題給電路造成的不利影響成為設(shè)計(jì)中的重要挑戰(zhàn)。本文主要介紹了邏輯設(shè)計(jì)中值得注意的重要時(shí)序問題，以及如何克服這些問題。最后介紹了利用Astro工具進(jìn)行時(shí)序分析的方法。

發(fā)表于：2012/7/23

基于ESL并采用System C和System Verilog的設(shè)計(jì)流程

ESL解決方案的目標(biāo)在于提供讓設(shè)計(jì)人員能夠在一種抽象層次上對(duì)芯片進(jìn)行描述和分析的工具和方法，在這種抽象層次上，設(shè)計(jì)人員可以對(duì)芯片特性進(jìn)行功能性的描述，而沒有必要求助于硬件（RTL）實(shí)現(xiàn)的具體細(xì)節(jié)。

發(fā)表于：2012/7/23

基于ispPAC10在增益設(shè)置方面的應(yīng)用

電路設(shè)計(jì)中要實(shí)現(xiàn)對(duì)微弱信號(hào)放大、高速信號(hào)采集、大功率輸出等功能，必須采用模擬電路，但長期以來模擬電路的設(shè)計(jì)一直存在著處理精度低，設(shè)計(jì)、調(diào)試難度大等缺陷?；诖死肔attice公司推出的在系統(tǒng)可編程模擬電路簡稱ispPAC進(jìn)行了放大器的增益設(shè)計(jì)。它允許設(shè)計(jì)者使用EDA軟件在計(jì)算機(jī)上設(shè)計(jì)修改模擬電路，并進(jìn)行仿真，最后還可以通過編程電纜將設(shè)計(jì)方案下栽到芯片中去。通過開發(fā)軟件可以調(diào)整電路的增益、帶寬和閾值等性能指標(biāo)。在

發(fā)表于：2012/7/23

基于SDRAM的視頻處理器設(shè)計(jì)與實(shí)現(xiàn)

在信息處理中，特別是實(shí)時(shí)視頻圖像處理中，通常都要對(duì)實(shí)現(xiàn)視頻圖像進(jìn)行處理，而這首先必須設(shè)計(jì)大容量的存儲(chǔ)器，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM雖然有價(jià)格低廉、容量大等優(yōu)點(diǎn)，但因SDRAM的控制結(jié)構(gòu)復(fù)雜，常用的方法是設(shè)計(jì)SDRAM通用控制器，這使得很多人不得不放棄使用SDRAM而使用價(jià)格昂貴的SRAM。

發(fā)表于：2012/7/19

Xilinx首批 Artix-7 FPGA正式出貨,為便攜式和小型產(chǎn)品樹立全新性能標(biāo)準(zhǔn)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布其旗下首批Artix?-7 FPGA 系列產(chǎn)品正式出貨。該新型器件將FPGA 技術(shù)的觸角延伸至那些小型、低成本可編程器件，然而性能傳統(tǒng)上卻只有Virtex® FPGA才能滿足的高性能應(yīng)用領(lǐng)域。隨著Artix-7 FPGA的發(fā)貨，不論是便攜式醫(yī)療設(shè)備、手持無線電設(shè)備、小型蜂窩基站，還是眾多分別采用其各種技術(shù)架構(gòu)的尖端專業(yè)級(jí)應(yīng)用，其制造商們現(xiàn)在都能利用高端All Programmable FPGA的功能，持續(xù)開發(fā)更多的新產(chǎn)品，不斷擴(kuò)大其市場版圖。

發(fā)表于：2012/7/19

基于FPGA的UARTl6550的設(shè)計(jì)

介紹了UARTl6550在可編程邏輯器件FPGA上的實(shí)現(xiàn)，并通過實(shí)際電路驗(yàn)證了設(shè)計(jì)的功能，使用FP-GA不僅可以方便地用串口協(xié)議與PC機(jī)進(jìn)行串行通信，而且擴(kuò)展了板級(jí)系統(tǒng)的接口功能。

發(fā)表于：2012/7/18

利用 Virtex-5 FPGA 降低功耗

VirtexTM-5 系列產(chǎn)品的推出，使得 Xilinx 公司再一次成為向 FPGA 客戶提供新技術(shù)和能力的主導(dǎo)力量。過渡至 65 納米工藝的 FPGA 具備采用更小尺寸工藝所帶來的傳統(tǒng)優(yōu)勢(shì)

發(fā)表于：2012/7/18