丰满爆乳无码一区二区三区,国语对白男女一级毛片免费,H国产一级小视频在线看

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫(huà)面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫(huà)面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于Astro工具的ASIC時(shí)序分析

在目前的ASIC設(shè)計(jì)中，時(shí)鐘信號(hào)的質(zhì)量對(duì)同步數(shù)字電路的影響越來(lái)越大。如何避免時(shí)序問(wèn)題給電路造成的不利影響成為設(shè)計(jì)中的重要挑戰(zhàn)。本文主要介紹了邏輯設(shè)計(jì)中值得注意的重要時(shí)序問(wèn)題，以及如何克服這些問(wèn)題。最后介紹了利用Astro工具進(jìn)行時(shí)序分析的方法。

發(fā)表于：2012/7/23

基于ESL并采用System C和System Verilog的設(shè)計(jì)流程

ESL解決方案的目標(biāo)在于提供讓設(shè)計(jì)人員能夠在一種抽象層次上對(duì)芯片進(jìn)行描述和分析的工具和方法，在這種抽象層次上，設(shè)計(jì)人員可以對(duì)芯片特性進(jìn)行功能性的描述，而沒(méi)有必要求助于硬件（RTL）實(shí)現(xiàn)的具體細(xì)節(jié)。

發(fā)表于：2012/7/23

基于ispPAC10在增益設(shè)置方面的應(yīng)用

電路設(shè)計(jì)中要實(shí)現(xiàn)對(duì)微弱信號(hào)放大、高速信號(hào)采集、大功率輸出等功能，必須采用模擬電路，但長(zhǎng)期以來(lái)模擬電路的設(shè)計(jì)一直存在著處理精度低，設(shè)計(jì)、調(diào)試難度大等缺陷。基于此利用Lattice公司推出的在系統(tǒng)可編程模擬電路簡(jiǎn)稱ispPAC進(jìn)行了放大器的增益設(shè)計(jì)。它允許設(shè)計(jì)者使用EDA軟件在計(jì)算機(jī)上設(shè)計(jì)修改模擬電路，并進(jìn)行仿真，最后還可以通過(guò)編程電纜將設(shè)計(jì)方案下栽到芯片中去。通過(guò)開(kāi)發(fā)軟件可以調(diào)整電路的增益、帶寬和閾值等性能指標(biāo)。在

發(fā)表于：2012/7/23

基于SDRAM的視頻處理器設(shè)計(jì)與實(shí)現(xiàn)

在信息處理中，特別是實(shí)時(shí)視頻圖像處理中，通常都要對(duì)實(shí)現(xiàn)視頻圖像進(jìn)行處理，而這首先必須設(shè)計(jì)大容量的存儲(chǔ)器，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM雖然有價(jià)格低廉、容量大等優(yōu)點(diǎn)，但因SDRAM的控制結(jié)構(gòu)復(fù)雜，常用的方法是設(shè)計(jì)SDRAM通用控制器，這使得很多人不得不放棄使用SDRAM而使用價(jià)格昂貴的SRAM。

發(fā)表于：2012/7/19

Xilinx首批 Artix-7 FPGA正式出貨,為便攜式和小型產(chǎn)品樹(shù)立全新性能標(biāo)準(zhǔn)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布其旗下首批Artix?-7 FPGA 系列產(chǎn)品正式出貨。該新型器件將FPGA 技術(shù)的觸角延伸至那些小型、低成本可編程器件，然而性能傳統(tǒng)上卻只有Virtex® FPGA才能滿足的高性能應(yīng)用領(lǐng)域。隨著Artix-7 FPGA的發(fā)貨，不論是便攜式醫(yī)療設(shè)備、手持無(wú)線電設(shè)備、小型蜂窩基站，還是眾多分別采用其各種技術(shù)架構(gòu)的尖端專業(yè)級(jí)應(yīng)用，其制造商們現(xiàn)在都能利用高端All Programmable FPGA的功能，持續(xù)開(kāi)發(fā)更多的新產(chǎn)品，不斷擴(kuò)大其市場(chǎng)版圖。

發(fā)表于：2012/7/19

基于FPGA的UARTl6550的設(shè)計(jì)

介紹了UARTl6550在可編程邏輯器件FPGA上的實(shí)現(xiàn)，并通過(guò)實(shí)際電路驗(yàn)證了設(shè)計(jì)的功能，使用FP-GA不僅可以方便地用串口協(xié)議與PC機(jī)進(jìn)行串行通信，而且擴(kuò)展了板級(jí)系統(tǒng)的接口功能。

發(fā)表于：2012/7/18

利用 Virtex-5 FPGA 降低功耗

VirtexTM-5 系列產(chǎn)品的推出，使得 Xilinx 公司再一次成為向 FPGA 客戶提供新技術(shù)和能力的主導(dǎo)力量。過(guò)渡至 65 納米工藝的 FPGA 具備采用更小尺寸工藝所帶來(lái)的傳統(tǒng)優(yōu)勢(shì)

發(fā)表于：2012/7/18

基于FPGA的高速大容量固態(tài)存儲(chǔ)設(shè)備

高速數(shù)據(jù)采集系統(tǒng)目前已在雷達(dá)、聲納、圖像處理、語(yǔ)音識(shí)別、通信、瞬態(tài)信號(hào)測(cè)試等領(lǐng)域得到廣泛應(yīng)用。它的關(guān)鍵技術(shù)是高速ADC技術(shù)、數(shù)據(jù)存儲(chǔ)與傳輸技術(shù)和抗干擾技術(shù)。當(dāng)大量的高速實(shí)時(shí)數(shù)據(jù)經(jīng)過(guò)模數(shù)轉(zhuǎn)換后，必須高速存儲(chǔ)，多通道高采樣率的數(shù)據(jù)采集系統(tǒng)會(huì)產(chǎn)生巨大的數(shù)據(jù)流。這樣就需要高速大容量的存儲(chǔ)板將數(shù)據(jù)存儲(chǔ)起來(lái)，然后再讀回計(jì)算機(jī)進(jìn)行處理。

發(fā)表于：2012/7/18

使用 CPLD 實(shí)現(xiàn) QWERTY 鍵盤

使用 Xilinx CPLD，可將傳統(tǒng)的手機(jī) DTMF 鍵盤擴(kuò)展為 QWERTY 鍵盤。除了減少處理器對(duì) GPIO 的數(shù)量要求外，CPLD 還可以承擔(dān)處理器的某些功能，如：對(duì)行進(jìn)行掃描并對(duì)列進(jìn)行監(jiān)控以檢測(cè)狀態(tài)變化。當(dāng)用戶按鍵時(shí)，CPLD 會(huì)停止掃描，并立即生成一個(gè)編碼字，然后發(fā)送給處理器，告訴處理器哪個(gè)鍵按下了。因?yàn)槭褂昧司幋a字來(lái)告知處理器按下了哪個(gè)按鍵，對(duì)處理器的 I/O 需求得以減輕。

發(fā)表于：2012/7/17

基于Xilinx Spartan-3A DSP的安全視頻分析

作者：CsabaRekeczky,Eutecus公司聯(lián)合首席技術(shù)官兼副總裁，rcsaba@eutecus.comJoeMallett，賽靈思公司高級(jí)產(chǎn)品線經(jīng)理，jmallett@xilinx

發(fā)表于：2012/7/17