頭條 銀湖資本完成對Altera的51%股權收購 北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權的收購，該股權原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。 最新資訊 基于FPGA的高速大容量固態(tài)存儲設備 高速數(shù)據(jù)采集系統(tǒng)目前已在雷達、聲納、圖像處理、語音識別、通信、瞬態(tài)信號測試等領域得到廣泛應用。它的關鍵技術是高速ADC技術、數(shù)據(jù)存儲與傳輸技術和抗干擾技術。當大量的高速實時數(shù)據(jù)經(jīng)過模數(shù)轉(zhuǎn)換后，必須高速存儲，多通道高采樣率的數(shù)據(jù)采集系統(tǒng)會產(chǎn)生巨大的數(shù)據(jù)流。這樣就需要高速大容量的存儲板將數(shù)據(jù)存儲起來，然后再讀回計算機進行處理。 發(fā)表于：7/18/2012 使用 CPLD 實現(xiàn) QWERTY 鍵盤 使用 Xilinx CPLD，可將傳統(tǒng)的手機 DTMF 鍵盤擴展為 QWERTY 鍵盤。 除了減少處理器對 GPIO 的數(shù)量要求外，CPLD 還可以承擔處理器的某些功能，如：對行進行掃描并對列進行監(jiān)控以檢測狀態(tài)變化。當用戶按鍵時，CPLD 會停止掃描，并立即生成一個編碼字，然后發(fā)送給處理器，告訴處理器哪個鍵按下了。因為使用了編碼字來告知處理器按下了哪個按鍵，對處理器的 I/O 需求得以減輕。 發(fā)表于：7/17/2012 基于Xilinx Spartan-3A DSP的安全視頻分析 作者：CsabaRekeczky,Eutecus公司聯(lián)合首席技術官兼副總裁，rcsaba@eutecus.comJoeMallett，賽靈思公司高級產(chǎn)品線經(jīng)理，jmallett@xilinx 發(fā)表于：7/17/2012 推出擁有強大設計工具的LATTICE DIAMOND 2.0軟件，用于新的低成本、低功耗LatticeECP4 FPGA系列 萊迪思半導體公司（NASDAQ: LSCC）今天宣布推出其Lattice Diamond®設計軟件2.0版本，萊迪思FPGA產(chǎn)品的旗艦設計環(huán)境。2.0版本包括對新的LatticeECP4?FPGA系列的高級支持，針對成本和功耗敏感的無線，有線，視頻和計算應用，重新定義了低成本、低功耗、中檔FPGA市場。 發(fā)表于：7/17/2012 基于PXI總線接口的高速數(shù)字化儀模塊 本文所設計的數(shù)字化儀是基于高性能FPGA芯片實現(xiàn)的，F(xiàn)PGA承擔了絕大部分的控制和數(shù)據(jù)處理任務，是本設計的核心器件。對FPGA進行模塊 化設計，是大型系統(tǒng)設計的常用方法。合理分割功能模塊，能加快FPGA的開發(fā)，也有利于代碼的移植和重復利用。在設計時將FPGA分成高速A／D接口模 塊、數(shù)據(jù)降速模塊、調(diào)理通路控制模塊、存儲接口模塊、PXI接口控制模塊等主要功能模塊設計。 發(fā)表于：7/17/2012 基于FPGA和PCI的高精度測速板卡的設計與實現(xiàn) 經(jīng)典的碼盤數(shù)字測速方法有M 法、T 法、M/ T 法，但都有一定的不足。為了克服原有方法的不足，設計并實現(xiàn)了一種在較大速度范圍都有良好精度和良好快速性的測速方法。電路采用FPGA 實現(xiàn)，測速得到的數(shù)據(jù)通過PCI 總線從設備控制器實現(xiàn)與控制計算機通信。從而根據(jù)實際傳輸?shù)男枰?，簡化了PCI 從設備控制器，實現(xiàn)了PCI 總線I/ O 普通讀與猝發(fā)讀數(shù)據(jù)的功能。 發(fā)表于：7/17/2012 基于Java平臺的可編程嵌入式系統(tǒng)設計 傳統(tǒng)的嵌入式產(chǎn)品只能實現(xiàn)某種特定的功能，不能滿足用戶可變的豐富多彩的應用需求。為解決這個問題，本文設計并實現(xiàn)了一種使用Java作為軟件平臺的基于FPGA的可編程嵌入式系統(tǒng)，以實現(xiàn)系統(tǒng)對多種本地應用和網(wǎng)絡的支持。 發(fā)表于：7/17/2012 基于FPGA和SMT387的SAR數(shù)據(jù)采集與存儲系統(tǒng) 設計并實現(xiàn)了一種應用于SAR，基于SATA硬盤的高速數(shù)據(jù)采集和存儲系統(tǒng)。采用FPGA實現(xiàn)系統(tǒng)工作時序控制，DSP功能模塊完成信號的 處理和對硬盤的操作。該系統(tǒng)能夠?qū)崿F(xiàn)脫機，長時間，高速大容量的數(shù)據(jù)存儲。 發(fā)表于：7/17/2012 基于FPGA的CCD相機時序發(fā)生器 這種設計方案簡單、可靠、實用。在綜合比較各種硬件實現(xiàn)電路的優(yōu) 缺點后，選用現(xiàn)場可編程邏輯門陣列（FPGA） 作為硬件設計平臺，使用VHDL 語言對驅(qū)動電路方案進行了硬件描述，采用EDA 軟件對所設計的時序發(fā)生器成功地進行了功能仿真。最后針對XILINX公司的可編程邏輯器件XC2VP20-FF1152進行了適配和硬件電路調(diào)試，進而 實現(xiàn)了對整個科學級CCD 相機的控制。 發(fā)表于：7/17/2012 LTE基帶目標設計平臺方案詳解 滿足下一代無線基站設計的靈活性和可擴展性Xilinx®FPGAs是處理無線基站設計的理想平臺，可以滿足不斷提高的技術和商業(yè)要求。其具有固有的可擴展性和可重構性，可以降低在動態(tài)的市場中需要進 發(fā)表于：7/17/2012 ?…269270271272273274275276277278…?
