123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于FPGA的高速大容量固態(tài)存儲設(shè)備

高速數(shù)據(jù)采集系統(tǒng)目前已在雷達(dá)、聲納、圖像處理、語音識別、通信、瞬態(tài)信號測試等領(lǐng)域得到廣泛應(yīng)用。它的關(guān)鍵技術(shù)是高速ADC技術(shù)、數(shù)據(jù)存儲與傳輸技術(shù)和抗干擾技術(shù)。當(dāng)大量的高速實(shí)時(shí)數(shù)據(jù)經(jīng)過模數(shù)轉(zhuǎn)換后，必須高速存儲，多通道高采樣率的數(shù)據(jù)采集系統(tǒng)會產(chǎn)生巨大的數(shù)據(jù)流。這樣就需要高速大容量的存儲板將數(shù)據(jù)存儲起來，然后再讀回計(jì)算機(jī)進(jìn)行處理。

發(fā)表于：2012/7/18

使用 CPLD 實(shí)現(xiàn) QWERTY 鍵盤

使用 Xilinx CPLD，可將傳統(tǒng)的手機(jī) DTMF 鍵盤擴(kuò)展為 QWERTY 鍵盤。除了減少處理器對 GPIO 的數(shù)量要求外，CPLD 還可以承擔(dān)處理器的某些功能，如：對行進(jìn)行掃描并對列進(jìn)行監(jiān)控以檢測狀態(tài)變化。當(dāng)用戶按鍵時(shí)，CPLD 會停止掃描，并立即生成一個(gè)編碼字，然后發(fā)送給處理器，告訴處理器哪個(gè)鍵按下了。因?yàn)槭褂昧司幋a字來告知處理器按下了哪個(gè)按鍵，對處理器的 I/O 需求得以減輕。

發(fā)表于：2012/7/17

基于Xilinx Spartan-3A DSP的安全視頻分析

作者：CsabaRekeczky,Eutecus公司聯(lián)合首席技術(shù)官兼副總裁，rcsaba@eutecus.comJoeMallett，賽靈思公司高級產(chǎn)品線經(jīng)理，jmallett@xilinx

發(fā)表于：2012/7/17

推出擁有強(qiáng)大設(shè)計(jì)工具的LATTICE DIAMOND 2.0軟件，用于新的低成本、低功耗LatticeECP4 FPGA系列

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今天宣布推出其Lattice Diamond®設(shè)計(jì)軟件2.0版本，萊迪思FPGA產(chǎn)品的旗艦設(shè)計(jì)環(huán)境。2.0版本包括對新的LatticeECP4?FPGA系列的高級支持，針對成本和功耗敏感的無線，有線，視頻和計(jì)算應(yīng)用，重新定義了低成本、低功耗、中檔FPGA市場。

發(fā)表于：2012/7/17

基于PXI總線接口的高速數(shù)字化儀模塊

本文所設(shè)計(jì)的數(shù)字化儀是基于高性能FPGA芯片實(shí)現(xiàn)的，F(xiàn)PGA承擔(dān)了絕大部分的控制和數(shù)據(jù)處理任務(wù)，是本設(shè)計(jì)的核心器件。對FPGA進(jìn)行模塊化設(shè)計(jì)，是大型系統(tǒng)設(shè)計(jì)的常用方法。合理分割功能模塊，能加快FPGA的開發(fā)，也有利于代碼的移植和重復(fù)利用。在設(shè)計(jì)時(shí)將FPGA分成高速A／D接口模塊、數(shù)據(jù)降速模塊、調(diào)理通路控制模塊、存儲接口模塊、PXI接口控制模塊等主要功能模塊設(shè)計(jì)。

發(fā)表于：2012/7/17

基于FPGA和PCI的高精度測速板卡的設(shè)計(jì)與實(shí)現(xiàn)

經(jīng)典的碼盤數(shù)字測速方法有M 法、T 法、M/ T 法，但都有一定的不足。為了克服原有方法的不足，設(shè)計(jì)并實(shí)現(xiàn)了一種在較大速度范圍都有良好精度和良好快速性的測速方法。電路采用FPGA 實(shí)現(xiàn)，測速得到的數(shù)據(jù)通過PCI 總線從設(shè)備控制器實(shí)現(xiàn)與控制計(jì)算機(jī)通信。從而根據(jù)實(shí)際傳輸?shù)男枰?，簡化了PCI 從設(shè)備控制器，實(shí)現(xiàn)了PCI 總線I/ O 普通讀與猝發(fā)讀數(shù)據(jù)的功能。

發(fā)表于：2012/7/17

基于Java平臺的可編程嵌入式系統(tǒng)設(shè)計(jì)

傳統(tǒng)的嵌入式產(chǎn)品只能實(shí)現(xiàn)某種特定的功能，不能滿足用戶可變的豐富多彩的應(yīng)用需求。為解決這個(gè)問題，本文設(shè)計(jì)并實(shí)現(xiàn)了一種使用Java作為軟件平臺的基于FPGA的可編程嵌入式系統(tǒng)，以實(shí)現(xiàn)系統(tǒng)對多種本地應(yīng)用和網(wǎng)絡(luò)的支持。

發(fā)表于：2012/7/17

基于FPGA和SMT387的SAR數(shù)據(jù)采集與存儲系統(tǒng)

設(shè)計(jì)并實(shí)現(xiàn)了一種應(yīng)用于SAR，基于SATA硬盤的高速數(shù)據(jù)采集和存儲系統(tǒng)。采用FPGA實(shí)現(xiàn)系統(tǒng)工作時(shí)序控制，DSP功能模塊完成信號的處理和對硬盤的操作。該系統(tǒng)能夠?qū)崿F(xiàn)脫機(jī)，長時(shí)間，高速大容量的數(shù)據(jù)存儲。

發(fā)表于：2012/7/17

基于FPGA的CCD相機(jī)時(shí)序發(fā)生器

這種設(shè)計(jì)方案簡單、可靠、實(shí)用。在綜合比較各種硬件實(shí)現(xiàn)電路的優(yōu) 缺點(diǎn)后，選用現(xiàn)場可編程邏輯門陣列（FPGA）作為硬件設(shè)計(jì)平臺，使用VHDL 語言對驅(qū)動電路方案進(jìn)行了硬件描述，采用EDA 軟件對所設(shè)計(jì)的時(shí)序發(fā)生器成功地進(jìn)行了功能仿真。最后針對XILINX公司的可編程邏輯器件XC2VP20-FF1152進(jìn)行了適配和硬件電路調(diào)試，進(jìn)而實(shí)現(xiàn)了對整個(gè)科學(xué)級CCD 相機(jī)的控制。

發(fā)表于：2012/7/17

LTE基帶目標(biāo)設(shè)計(jì)平臺方案詳解

滿足下一代無線基站設(shè)計(jì)的靈活性和可擴(kuò)展性Xilinx®FPGAs是處理無線基站設(shè)計(jì)的理想平臺，可以滿足不斷提高的技術(shù)和商業(yè)要求。其具有固有的可擴(kuò)展性和可重構(gòu)性，可以降低在動態(tài)的市場中需要進(jìn)

發(fā)表于：2012/7/17