亚洲A∨中文字幕色,高潮国产激情对白视频,拍国产乱人伦偷精品视频

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

德州儀器與Altera聯(lián)合推出適用于 Arria V FPGA 的完整開發(fā)套件，加速并簡化 RF 設(shè)計

日前，德州儀器(TI) (NASDAQ: TXN)與Altera Corporation（NASDAQ：ALTR）在國際微波技術(shù)研討會(the International Microwave Symposium) 上聯(lián)合推出基于Altera 28 納米Arria® V FPGA 的完整RF 開發(fā)套件，簡化RF 系統(tǒng)原型設(shè)計。該模塊化Arria V FPGA RF 開發(fā)套件包含RF 發(fā)射、接收和數(shù)字預(yù)失真反饋所需的全部軟硬件，可將設(shè)計和確認無線基站、遠程無線電頭端以及軍事無線電情報設(shè)備等RF 系統(tǒng)所需的時間從數(shù)月縮短至幾星期。

發(fā)表于：6/25/2012

基于FPGA的無線信道模擬器設(shè)計

為了縮短研發(fā)周期，需要在實驗室模擬出無線信道的各種傳播特性，無線信道模擬器設(shè)計必不可少。采用基于頻率選擇性信道Jakes仿真器模型，使用Xilinx公司的VIrtex-2p模擬實現(xiàn)了頻率選擇性衰落信道，最后將數(shù)據(jù)通過串口上傳到Matlab分析信道的統(tǒng)計特性。

發(fā)表于：6/25/2012

基于FPGA的LVDS高速數(shù)據(jù)通信卡

介紹了基于FPGA和PCI9054的LVDS數(shù)據(jù)通信卡的設(shè)計，通過FPGA實現(xiàn)了LVDS數(shù)據(jù)的接收發(fā)送控制、PCI9054實現(xiàn)了與上位機的數(shù)據(jù)交互，實現(xiàn)了10～200 Mbit·s-1速率的LVDS數(shù)據(jù)接收以及10～50 Mbit·s-1任意速率的LVDS數(shù)據(jù)發(fā)送。此板卡的設(shè)計，可以有效地應(yīng)用于某遙測模擬信號源，并對待測設(shè)備的LVDS總線協(xié)議進行全面測試。

發(fā)表于：6/25/2012

行動起來！2012年第八屆Digilent電子設(shè)計大賽國際決賽！

2012年第八屆Digilent電子設(shè)計大賽國際決賽將于9月28日，在美國華盛頓州普爾曼市Digilent公司舉行。代表中國區(qū)參加本屆國際決賽的4支參賽隊，分別來自浙江大學(xué)、華南理工大學(xué)、華中科技大學(xué)和山東大學(xué)。上海德致倫電子科技有限公司將全額資助每隊一名隊員出國參賽，資助包括其往返美國的機票和在美國的食宿。

發(fā)表于：6/25/2012

分析FPGA的基本結(jié)構(gòu)

FPGA由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。

發(fā)表于：6/25/2012

三維視頻深度圖像處理及其ASIC實現(xiàn)

基于自適應(yīng)色度分割方法，采用專用集成電路（ASIC）完成深度圖像的處理及優(yōu)化。系統(tǒng)級仿真驗證結(jié)果表明，該深度圖像處理方法具有實時性、兼容性、實用性等特點，適用于實時自由視點3D視頻的處理。

發(fā)表于：6/21/2012

IMEC探討10nm以下制程變異

CMOS仍然可以微縮，只是更加困難。當(dāng)達到次15nm時，就會需要更先進的超紫外光（EUV）和更先進的圖案技術(shù)。這也意味著勢必要朝3D元件架構(gòu)，如FinFET元件轉(zhuǎn)移，而這又需要在材料方面的創(chuàng)新。

發(fā)表于：6/21/2012

基于FPGA的全局異步局部同步四相單軌握手協(xié)議實現(xiàn)

在常規(guī)FPGA中設(shè)計了基于LUT的異步狀態(tài)保持單元，實現(xiàn)了全局異步局部同步系統(tǒng)的接口電路、時鐘暫停電路，進一步完成四相單軌握手協(xié)議?；赒uartus軟件的邏輯鎖定技術(shù)，采用Verilog HDL進行行為描述，構(gòu)建了無冒險C單元庫。在Altera CycloneⅡ EP2C35F672C6器件上，完成了GALS系統(tǒng)的時序仿真，證明了四相單軌握手的正確性。

發(fā)表于：6/20/2012

中芯與燦芯40LL雙核ARM Cortex-A9測試達1.3GHz

中芯國際集成電路制造有限公司（"中芯國際"，紐約證券交易所：SMI，香港聯(lián)合交易所：981）和國際領(lǐng)先的IC設(shè)計公司及一站式服務(wù)供應(yīng)商 -- 燦芯半導(dǎo)體（上海）有限公司（以下簡稱"燦芯半導(dǎo)體"）今日宣布采用中芯國際40納米低漏電工藝的ARM® Cortex?-A9 MPCore?雙核芯片測試結(jié)果達到1.3GHz。

發(fā)表于：6/20/2012

面向移動安全存儲的密碼SoC設(shè)計與實現(xiàn)

針對目前移動存儲設(shè)備大量的失泄密事件，提出了一種適用于移動安全存儲設(shè)備的密碼SoC設(shè)計方案，并在FPGA開發(fā)板上進行了驗證。該SoC集成自主設(shè)計的安全協(xié)處理器，能夠支持多種密碼算法。介紹了NAND Flash控制器的設(shè)計方案，并在此基礎(chǔ)上提出了高速存取技術(shù)?；贔PGA的測試結(jié)果表明，該SoC能夠有效完成多種密碼操作，具有較高的數(shù)據(jù)吞吐率?；赟MIC 0.18 μm工藝綜合后的結(jié)果顯示，工作頻率能夠達到100 MHz，面積約為250萬門。

發(fā)表于：6/20/2012