久久久久这里只有精品网,中文字幕乱码在线视频

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應用價值。

Altium助力SpaceX突破商業(yè)太空飛行障礙

作為太空運輸領(lǐng)域的后起之秀，太空探索科技公司（Space Exploration Technologies，簡稱SpaceX）自主研發(fā)的Dragon無人太空艙于上個月成功返回地球，標志著其成為有史以來第一家向國際空間站運輸物品的私營企業(yè)。Altium Designer一體化開發(fā)工具全力協(xié)助SpaceX以有限的成本開發(fā)能夠滿足太空技術(shù)對質(zhì)量和可靠性高要求的電路產(chǎn)品。

發(fā)表于：2012/6/27

中芯國際和新思科技擴展40nm低功耗Reference Flow 5.0

新思科技公司（Synopsys, Inc.，NASDAQ: SNPS），與世界領(lǐng)先半導體代工企業(yè)之一中芯國際集成電路制造有限公司（“SMIC”，NYSE: SMI以及SEHK: 981）今日宣布：從即日起推出其40納米RTL-to-GDSII參考設(shè)計流程的5.0版本。此款經(jīng)過生產(chǎn)驗證的流程借助Synopsys的完整工具套件，將多樣化的自動化低功耗和高性能功能整合在其中，給中芯國際的客戶帶來了目前芯片設(shè)計所需要的差異化性能和功耗結(jié)果。

發(fā)表于：2012/6/27

基于DSP+FPGA+ASIC的實時圖像處理架構(gòu)設(shè)計

本文使用高性能的DSP（TMS320C6414），可編程邏輯器件FPGA （Stratix系列的EP1S10）和專用ASIC多級濾波芯片，提出了DSP + FPGA + ASIC的圖像處理平臺架構(gòu)，設(shè)計了處理能力強、接口可靠穩(wěn)定的紅外圖像處理系統(tǒng)，并在系統(tǒng)中實現(xiàn)了非均勻性校正、小目標檢測等算法。實驗測試表明，該實時紅外圖像處理系統(tǒng)對每場320×240有效像素，每個像素14bit，場頻50Hz的輸出數(shù)字視頻信號能夠進行實時處理，對視場中的運動小目標完成檢測和跟蹤功能，滿足系統(tǒng)主要性能指標要求，成功應用于紅外探測系統(tǒng)中。

發(fā)表于：2012/6/27

Xilinx CTO清華大學演講描繪All Programmable藍圖,用Zynq?-7000 SoC開啟全新設(shè)計時代

賽靈思公司（NASDAQ:XLNX）宣布近日在我國頂尖學府清華大學舉行了一場由電子工程系主辦的賽靈思大學計劃活動。面對來自全國二十多所理工類高校的300多名老師和學生，賽靈思高級副總裁兼首席技術(shù)官Ivo Bolsens在清華大學羅姆電子工程館3層報告廳做了“展望All Programmable全新設(shè)計時代”的主題演講。

發(fā)表于：2012/6/27

基于USB2.0集成芯片的H.264解碼器芯片設(shè)計

驗證平臺下成功，并且實際通過多種壓縮率的源碼文件測試，實現(xiàn)了平均33MB/s，最高40MB/s的速率。完成并且超過了設(shè)計要求。

發(fā)表于：2012/6/26

基于FPGA的RS編碼器的設(shè)計與實現(xiàn)

RS編碼是一種線性的塊編碼，其表示形式為RS(N，K)。當編碼器接收到一個數(shù)據(jù)信息序列，該數(shù)據(jù)信息序列被分割成若干長度為K的信息塊，并通過運算將每個數(shù)據(jù)信息塊編碼成長度為N的編碼數(shù)據(jù)塊。在RS碼中的碼元符號不是二進制而是多進制符號，其中2m進制使用更為廣泛。

發(fā)表于：2012/6/26

基于XRD4460的CCD視頻信號處理電路的設(shè)計

本文介紹了一種采用專用CCD視頻信號處理芯片和CPLD技術(shù)來設(shè)計的CCD視頻信號處理電路，并采用USB接口技術(shù)實現(xiàn)數(shù)據(jù)傳輸。電路不僅結(jié)構(gòu)簡單，而且調(diào)試方便，易于實現(xiàn)。通過USB和CPLD技術(shù)對專用CCD視頻信號處理芯片的控制，實現(xiàn)了圖象亮度與對比度的可編程調(diào)節(jié)，改善了圖象質(zhì)量，提高了電路的整體性能，同時USB接口傳輸速率快，且易于計算機連接。因此，該電路可廣泛應用于CCD相機系統(tǒng)的設(shè)計。

發(fā)表于：2012/6/26

基于VHDL語言的IP核驗證

探討了IP核的驗證與測試的方法及其和VHDL語言在IC設(shè)計中的應用．并給出了其在RISC8框架CPU核中的下載實例。

發(fā)表于：2012/6/26

變參數(shù)RS編碼器IP核的設(shè)計與實現(xiàn)

設(shè)計了一種碼長可變、糾錯能力可調(diào)的RS 編碼器。該RS 編碼器可對常用的RS 短碼進行編碼, 可做成IP 核, 為用戶提供了很大的方便; 采用基于多項式乘法理論GF (2m ) 上的m 位快速有限域乘法的方法,

發(fā)表于：2012/6/26

Leon3開源CPU軟核的FPGA SelectMap接口配置

與通常采用外圍的CPLD器件和CPU來產(chǎn)生配置接口控制邏輯的方法不同，本文設(shè)計了采用嵌入到FPGA的Leon3開源CPU軟核來控制實現(xiàn)Virtex系列FPGA的SelectMap接口配置的方法，可將其應用于對FPGA芯片的在線配置。該方法設(shè)計成本低，不局限于某一類型的FPGA 芯片，減少了外圍分立元件的使用，增強了設(shè)計的靈活性。仿真結(jié)果表明該設(shè)計滿足SelectMap接口配置所需控制邏輯要求，可以完成FPGA的并行配置。

發(fā)表于：2012/6/26