123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

使用嵌入式處理器對可編程邏輯器件重編程

“在系統(tǒng)可重編程能力”指的是在可編程邏輯器件焊接到印制電路板上之后還可以對其重編程的一種特性。本文給出了如何通過嵌入式處理器使用Jam語言對具備“在系統(tǒng)可重編程能力”的可編程邏輯器件重編程的方法，包括軟件方面和硬件方面的考慮以及內(nèi)存的使用情況，解決了在產(chǎn)品原型及制造階段由于條件所限無法通過下載電纜對可編程邏輯器件重編程的問題。

發(fā)表于：2012/6/5

基于CPLD的數(shù)字電路設(shè)計

隨著數(shù)字集成電路的不斷更新和換代，特別是可編程邏輯器件的出現(xiàn)，使得傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法發(fā)生了根本的改變。可編程邏輯器件的靈活性使得硬件系統(tǒng)設(shè)計師在實(shí)驗(yàn)室里用一臺計算機(jī)、一套相應(yīng)的EDA軟件和可編程邏輯芯片就可以完成數(shù)字系統(tǒng)設(shè)計與生產(chǎn)。

發(fā)表于：2012/6/5

利用FPGA實(shí)現(xiàn)高性能的罪犯抓捕系統(tǒng)

由于高科技工具成為抓捕罪犯的武器中越來越關(guān)鍵的部分，因此執(zhí)法機(jī)構(gòu)和安全專業(yè)人員不斷尋求更快更方便的數(shù)據(jù)收集和解讀方式就不足為奇了。針對這一領(lǐng)域的應(yīng)用越來越復(fù)雜，必須適應(yīng)不斷演變的要求，并把成本控制在機(jī)構(gòu)的有限預(yù)算范圍之內(nèi)。鑒于此，具有高性能、靈活性和高成本效益等優(yōu)勢的可編程邏輯(PLD)解決方案無疑是一種理想的解決方案。

發(fā)表于：2012/6/5

可編程邏輯器件在高準(zhǔn)確度A／D轉(zhuǎn)換器中的應(yīng)用

可編程邏輯器件（PLD）是當(dāng)今國際上流行的新一代數(shù)字系統(tǒng)邏輯器件。它主要是一種“與－或”兩級式結(jié)構(gòu)器件，除了具有高速度、高集成度性能之外，其最大的特點(diǎn)就是用戶可定義其邏輯功能。因此PLD能夠適應(yīng)各種需求，大大簡化系統(tǒng)設(shè)計，縮小系統(tǒng)規(guī)模，提高系統(tǒng)可靠性，受到廣大工程技術(shù)人員的青睞。

發(fā)表于：2012/6/5

賽靈思開源硬件與嵌入式大賽創(chuàng)意紛呈成功大學(xué)（臺灣），浙江大學(xué)，山東大學(xué)及中科院摘得桂冠

由中國電子學(xué)會主辦，美國賽靈思公司和北京工業(yè)大學(xué)共同承辦的“FPGA助力中國智造，擁抱嵌入式計算新時代 — 第三屆OpenHW開源硬件與嵌入式大賽”總決賽于今天在北京工業(yè)大學(xué)隆重舉行。來自中國大陸、臺灣和新加坡的26支進(jìn)入決賽的精英團(tuán)隊會聚中國北京，各展其能，現(xiàn)場進(jìn)行演示及答辯，為在場的專家和評委們奉上了一場創(chuàng)新與創(chuàng)意的盛宴。

發(fā)表于：2012/6/4

利用LabVIEW產(chǎn)生字模的LED顯示屏設(shè)計

介紹了一種基于LabVIEW與FPGA的LED漢字顯示屏，其利用LabVIEW軟件靈活、簡便地從計算機(jī)的漢字庫中提取漢字字模并轉(zhuǎn)換為供FPGA直接調(diào)用的十六進(jìn)制字模數(shù)據(jù)。通過在LabVIEW中進(jìn)行圖像信息掃描的方式得到任意漢字的字模，然后經(jīng)串口傳遞給FPGA控制顯示漢字。該方法的字模由上位機(jī)生成，省去了建立字模庫步驟，簡化了顯示過程，實(shí)用性較強(qiáng)。

發(fā)表于：2012/6/4

基于DSP Builder的Chirp信號源

DSP Builder是Altera公司提供的一個系統(tǒng)級(或算法級)設(shè)計工具。它架構(gòu)在多個軟件工具之上，并把系統(tǒng)級(算法仿真建模)和RTL級(硬件實(shí)現(xiàn))兩個設(shè)計領(lǐng)域的設(shè)計工具連接起來，最大程度地發(fā)揮了兩種工具的優(yōu)勢。

發(fā)表于：2012/6/4

基于FPGA的伺服驅(qū)動器分周比設(shè)計與實(shí)現(xiàn)

電動機(jī)是各類數(shù)控機(jī)床的重要執(zhí)行部件。要實(shí)現(xiàn)對電動機(jī)的精確位置控制，轉(zhuǎn)子的位置必須能夠被精確的檢測出來。光電編碼器是目前最常用的檢測器件。光電編碼器分為增量式、絕對式和混合式。其中，增量式以其構(gòu)造簡單，機(jī)械壽命長，易實(shí)現(xiàn)高分辨率等優(yōu)點(diǎn)，已被廣泛采用。

發(fā)表于：2012/6/4

嵌入式邏輯分析儀加速SoPC設(shè)計

將可編程邏輯與CPU子系統(tǒng)集成于同一芯片令系統(tǒng)設(shè)計者可以在一定范圍內(nèi)決定某些功能的實(shí)現(xiàn)方式，AES先進(jìn)加密標(biāo)準(zhǔn)算法的硬件實(shí)現(xiàn)即為這樣的特殊應(yīng)用實(shí)例。AES加密是互聯(lián)網(wǎng)協(xié)議安全規(guī)范(IPsec)的基礎(chǔ)模塊，提供增強(qiáng)無線連接安全性的IEEE802.11i規(guī)范也采納AES為其加密算法，因而傳統(tǒng)通訊設(shè)備供應(yīng)商需要增加AES模塊以提供更全面的VPN服務(wù)。由于AES算法直接面向位操作，所以，它在可編程邏輯上可以得到非常高效的實(shí)現(xiàn)。

發(fā)表于：2012/6/4

SOPC設(shè)計中的兩種片上總線分析

SoC(Systemon Chip,片上系統(tǒng))以其能提高產(chǎn)品性能、縮小產(chǎn)品體積等優(yōu)點(diǎn),逐漸成為嵌入式系統(tǒng)發(fā)展的主流趨勢。SOPC(System On a Programmable Chip,可編程片上系統(tǒng))利用可編程邏輯器件來實(shí)現(xiàn)SoC,具有設(shè)計方式靈活,可裁減、可擴(kuò)充、可升級,并具備軟硬件在系統(tǒng)可配置的性能。將處理器IP(Intellectual Property,知識產(chǎn)權(quán))內(nèi)核嵌入到可編程邏輯器件是SOPC設(shè)計的前提條件。

發(fā)表于：2012/6/4