蜜桃麻豆www久久国产,久久午夜影院,亚洲Av无码专区国产

NI-LabVIEW 2025

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

CY8C38 PSoC處理器開發(fā)方案

Cypress公司的PSoCCY8C38系列提供了一種新型的信號(hào)采集,信號(hào)處理和控制方法,并具有高精度,高帶寬和高靈活性等特點(diǎn),具有高性能的單周期8051微處理器內(nèi)核,是一個(gè)高性能的可配置數(shù)字系統(tǒng),工作頻率介于DC至67MHz之間,在眾多消費(fèi)、工業(yè)和醫(yī)學(xué)應(yīng)用領(lǐng)域?qū)崿F(xiàn)高度集成.本文介紹了CY8C38主要特性,簡化的框圖,可編程數(shù)字架構(gòu)圖和模擬子系統(tǒng)框圖以及CY8CKIT－009PSoCCY8C38系列處理器模塊套件特性,電路圖,材料清單和PCB元件布局圖.

發(fā)表于：5/8/2012

基于NiosⅡ的數(shù)字示波器的設(shè)計(jì)與實(shí)現(xiàn)

本文介紹了一種基于SoPC的數(shù)字示波器設(shè)計(jì)，實(shí)際測試結(jié)果表明，系統(tǒng)完成了數(shù)字示波器的基本功能，各部分工作正常，各項(xiàng)指標(biāo)達(dá)到設(shè)計(jì)要求。在設(shè)計(jì)過程中采用了FPGA芯片、嵌入式NiosⅡ處理器以及Verilog HDL語言，簡化了電路的設(shè)計(jì)，提高了靈活性，縮短了設(shè)計(jì)周期。

發(fā)表于：5/8/2012

洗衣機(jī)洗滌程序控制器內(nèi)部控制模塊方案

洗衣機(jī)洗滌程序控制器內(nèi)部控制模塊方案

發(fā)表于：5/7/2012

在FPGA上實(shí)現(xiàn)H.264/AVC 視頻編碼標(biāo)準(zhǔn)

盡管H.264/AVC承諾將此已有視頻編碼標(biāo)準(zhǔn)具有更高的編碼效率，它仍為系統(tǒng)架構(gòu)師、DSP 工程師和硬件設(shè)計(jì)人員帶來了巨大的工程設(shè)計(jì)挑戰(zhàn)。H.264/AVC 標(biāo)準(zhǔn)引入了自 1990 年推出 H.261 之后視頻編碼標(biāo)準(zhǔn)演進(jìn)過程中出現(xiàn)的大部分重大改變和算法間斷 (algorithmic discontinuities)。

發(fā)表于：5/5/2012

基于FPGA的輪詢合路的設(shè)計(jì)和實(shí)現(xiàn)

針對高密度接口設(shè)計(jì)中基于字節(jié)處理和整包處理的轉(zhuǎn)換問題，本文提出了分片輪詢調(diào)度和改進(jìn)式欠賬輪詢調(diào)度相結(jié)合的調(diào)度策略，該策略在很大程度上保證了公平性和穩(wěn)定性。仿真結(jié)果顯示，該設(shè)計(jì)完全符合要求。

發(fā)表于：5/5/2012

采用帶閃存結(jié)構(gòu)的FPGA對系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)有效管理

隨著工藝幾何尺寸越來越小，電子器件趨向于采用多種電壓供電，因此越來越易受到電壓和溫度波動(dòng)的影響，而且在所有電子系統(tǒng)設(shè)計(jì)中進(jìn)行系統(tǒng)管理的重要性也不斷增強(qiáng)。表面上好象無關(guān)的一系列任務(wù)其實(shí)都是以確保系統(tǒng)的正常運(yùn)作為目標(biāo)，系統(tǒng)管理任務(wù)的重點(diǎn)就是使系統(tǒng)正常運(yùn)行的時(shí)間最長、識(shí)別并傳送報(bào)警條件，以及記錄數(shù)據(jù)和報(bào)警的情況。面對由標(biāo)準(zhǔn)驅(qū)動(dòng)的市場，OEM 廠商若要脫穎而出，當(dāng)中的關(guān)鍵要素是產(chǎn)品的可靠性和正常運(yùn)行時(shí)間。

發(fā)表于：5/5/2012

基于FPGA的多種分頻設(shè)計(jì)與實(shí)現(xiàn)

利用本文介紹的方法可在對時(shí)鐘要求比較嚴(yán)格的FPGA系統(tǒng)中，用FPGA內(nèi)嵌的鎖相環(huán)資源來實(shí)現(xiàn)分頻。該設(shè)計(jì)方法簡單方便、節(jié)約資源、可移置性強(qiáng)、便于系統(tǒng)升級(jí)，因此，在時(shí)鐘要求不太嚴(yán)格的系統(tǒng)中應(yīng)用非常廣泛，同時(shí)在以后的FPGA設(shè)計(jì)發(fā)展中也有很大的應(yīng)用空間。

發(fā)表于：5/4/2012

基于SYSTEM C的FPGA設(shè)計(jì)方法

System C 是一個(gè)C++ 庫，也是一種使設(shè)計(jì)者可以有效地設(shè)計(jì)出一個(gè)軟件算法的準(zhǔn)確循環(huán)模型，硬件結(jié)構(gòu)以及系統(tǒng)級(jí)設(shè)計(jì)的方法。它不僅可以幫助設(shè)計(jì)人員完成一個(gè)復(fù)雜的系統(tǒng)設(shè)計(jì)，還可以避免傳統(tǒng)設(shè)計(jì)中的各種弊端，并提高設(shè)計(jì)人員的工作效率。

發(fā)表于：5/4/2012

基于NiosII的MPEG－4視頻播放器設(shè)計(jì)

本系統(tǒng)在NiosII和FPGA構(gòu)成的SOPC平臺(tái)上，使用NiosII的用戶自定義指令以硬件邏輯方式實(shí)現(xiàn)MPEG-4解碼中的IQ、IDCT、MC等計(jì)算復(fù)雜、高度耗時(shí)的功能模塊，極大地提高解碼速度。從而在以GPL協(xié)議發(fā)布的XviDCodec基礎(chǔ)上，實(shí)現(xiàn)SimpleProfile視覺框架下，L1級(jí)、QCIF(177×144分辨率)、25fps的MPEG-4實(shí)時(shí)解碼，并通過DMA方式在LCD上加以顯示。

發(fā)表于：5/4/2012

基于SoPC的孤立詞語音識(shí)別系統(tǒng)的設(shè)計(jì)

采用SoPC方法，實(shí)現(xiàn)了基于動(dòng)態(tài)時(shí)間規(guī)整（DTW）算法的孤立詞語音識(shí)別系統(tǒng)，該系統(tǒng)可以作為電器系統(tǒng)的語音命令控制模塊使用?？紤]嵌入式系統(tǒng)的特點(diǎn)，對端點(diǎn)檢測算法和模式匹配算法進(jìn)行了選擇和調(diào)整。實(shí)驗(yàn)表明，該語音識(shí)別系統(tǒng)運(yùn)行速度和識(shí)別準(zhǔn)確性能夠適應(yīng)語音控制的要求。SoPC設(shè)計(jì)方式靈活，適合對系統(tǒng)進(jìn)行改進(jìn)升級(jí)。

發(fā)表于：5/3/2012