頭條 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。 最新資訊 中芯國(guó)際2012年第一季度業(yè)績(jī)公布 中芯國(guó)際集成電路制造有限公司公布截至2012年3月31日止三個(gè)月的綜合經(jīng)營(yíng)業(yè)績(jī)。 發(fā)表于：2012/5/15 數(shù)字簽名算法SHA-1的FPGA高速實(shí)現(xiàn) 隨著網(wǎng)絡(luò)的迅速發(fā)展，信息安全越來越重要，信息認(rèn)證是驗(yàn)證收到信息來源和內(nèi)容的基本技術(shù)。常用的信息驗(yàn)證碼是使用單向散列函數(shù)生成驗(yàn)證碼，安全散列算法SHA-1使用在是因特網(wǎng)協(xié)議安全性(IPSec)標(biāo)準(zhǔn)中。在設(shè)計(jì)中使用FPGA高速實(shí)現(xiàn)SHA-1認(rèn)證算法，以PCI卡形式處理認(rèn)證服務(wù)。 發(fā)表于：2012/5/15 在FPGA中基于信元的FIFO設(shè)計(jì)方法 設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長(zhǎng)包的處理。 發(fā)表于：2012/5/15 基于FPGA圓陣超聲自適應(yīng)波束形成的設(shè)計(jì) 適應(yīng)DBF是現(xiàn)代聲納陣列信號(hào)處理的關(guān)鍵技術(shù)之一，本文介紹了利用FPGA芯片實(shí)現(xiàn)的自適應(yīng)BDF結(jié)構(gòu)，給出了相應(yīng)的硬件設(shè)計(jì)和仿真驗(yàn)證，采用FPGA結(jié)構(gòu)，硬件成本低，在自適應(yīng)陣列信號(hào)處理系統(tǒng)中具有很好的應(yīng)用前景。 發(fā)表于：2012/5/15 基于FPGA的FFT處理器 隨著FPGA發(fā)展，其資源豐富，易于組織流水和并行結(jié)構(gòu)，將FFT實(shí)時(shí)性要求與FPGA器件設(shè)計(jì)的靈活性相結(jié)合，實(shí)現(xiàn)并行算法與硬件結(jié)構(gòu)的優(yōu)化配置，不僅可以提高處理速度，并且具有靈活性高。開發(fā)費(fèi)用低、開發(fā)周期短、升級(jí)簡(jiǎn)單的特點(diǎn)。針對(duì)某OFDM系統(tǒng)中FFT運(yùn)算的實(shí)際需要，提出了基于FPGA的設(shè)計(jì)來實(shí)現(xiàn)FFT算法，并以16位長(zhǎng)數(shù)據(jù)，64點(diǎn)FFT為例，在QuartusⅡ軟件上通過綜合和仿真。 發(fā)表于：2012/5/15 基于FPGA的DSP設(shè)計(jì)方法 當(dāng)?shù)谝环N實(shí)現(xiàn)DSP的FPGA出現(xiàn)時(shí)，DSP設(shè)計(jì)者開始利用這種器件來支援處理器的能力。在這種方法中，F(xiàn)PGA通過加速DSP算法的關(guān)鍵部分(這對(duì)性能至關(guān)重要)，可以補(bǔ)充處理器的不足。 發(fā)表于：2012/5/15 Lattice iCE40HX超低功耗mobileFPGA系列開發(fā)方案 Lattice公司的iCE40HX超低功耗mobileFPGA系列,和其它任何的CPLD或FPGA器件相比,可提供最低的靜態(tài)和動(dòng)態(tài)功耗,大約640到7680個(gè)邏輯單元和觸發(fā)器,每個(gè)器件包含8到32個(gè)RAM區(qū)塊,每個(gè)區(qū)塊有4Kb存儲(chǔ),用于數(shù)據(jù)存儲(chǔ)和緩沖,特別適合對(duì)成本敏感和量大的應(yīng)用.本文介紹了iCE40HX系列主要特性,iCE40HX系列架構(gòu)圖,主要產(chǎn)品和特性,以及iCEblink40iCE40HX1K評(píng)估板主要特性,電路圖,主要元件清單和PCB元件布局圖. 發(fā)表于：2012/5/14 基于賽靈思Spartan-3A DSP的安全視頻分析 本文介紹基于賽靈思Spartan-3A DSP的安全視頻分析。視頻分析對(duì)性能處理的要求可充分發(fā)揮賽靈思FPGA的并行架構(gòu)、嵌入式和DSP處理能力所帶來的優(yōu)點(diǎn)。 發(fā)表于：2012/5/14 基于Virtex的編程嵌入式信號(hào)處理背板的開發(fā)設(shè)計(jì) 介紹了基于Virtex系列ＦＰＧＡ和ＴＭＳ３２０Ｃ４０ＤＳＰ的可編程通用信號(hào)處理背板的設(shè)計(jì)和制作；并對(duì)Ｖｉｒｔｅｘ系列ＦＰＧＡ的性能和特點(diǎn)進(jìn)行了分析；同時(shí)還敘述了可編程通用信號(hào)處理背板的調(diào)試；最后給出了背板應(yīng)用開發(fā)實(shí)例。 發(fā)表于：2012/5/14 基于CY7C68013芯片的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方 本文介紹基于EZ-USBFX2系列CY7C68013芯片的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)，該系統(tǒng)具有限幅保護(hù)功能，固件和驅(qū)動(dòng)程序的編寫簡(jiǎn)便，能夠完成對(duì)數(shù)據(jù)的高速采集和傳送。 發(fā)表于：2012/5/14 ?…286287288289290291292293294295…?
