123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于NiosII的MPEG－4視頻播放器設(shè)計(jì)

本系統(tǒng)在NiosII和FPGA構(gòu)成的SOPC平臺(tái)上，使用NiosII的用戶自定義指令以硬件邏輯方式實(shí)現(xiàn)MPEG-4解碼中的IQ、IDCT、MC等計(jì)算復(fù)雜、高度耗時(shí)的功能模塊，極大地提高解碼速度。從而在以GPL協(xié)議發(fā)布的XviDCodec基礎(chǔ)上，實(shí)現(xiàn)SimpleProfile視覺框架下，L1級(jí)、QCIF(177×144分辨率)、25fps的MPEG-4實(shí)時(shí)解碼，并通過DMA方式在LCD上加以顯示。

發(fā)表于：2012/5/4

基于SoPC的孤立詞語音識(shí)別系統(tǒng)的設(shè)計(jì)

采用SoPC方法，實(shí)現(xiàn)了基于動(dòng)態(tài)時(shí)間規(guī)整（DTW）算法的孤立詞語音識(shí)別系統(tǒng)，該系統(tǒng)可以作為電器系統(tǒng)的語音命令控制模塊使用?？紤]嵌入式系統(tǒng)的特點(diǎn)，對(duì)端點(diǎn)檢測(cè)算法和模式匹配算法進(jìn)行了選擇和調(diào)整。實(shí)驗(yàn)表明，該語音識(shí)別系統(tǒng)運(yùn)行速度和識(shí)別準(zhǔn)確性能夠適應(yīng)語音控制的要求。SoPC設(shè)計(jì)方式靈活，適合對(duì)系統(tǒng)進(jìn)行改進(jìn)升級(jí)。

發(fā)表于：2012/5/3

基于MIMO技術(shù)的視頻緩存器設(shè)計(jì)

以XilinxDDRIP為基礎(chǔ)，采用MIMO技術(shù)設(shè)計(jì)了在EQAM調(diào)制器中控制DDRSDRAM的多進(jìn)多出緩存器。給出了一個(gè)網(wǎng)絡(luò)模型，對(duì)資源消耗進(jìn)行了改進(jìn)，實(shí)際測(cè)試表明達(dá)到了預(yù)期設(shè)計(jì)要求。

發(fā)表于：2012/5/3

Lattice MachXO2 1200ZEPLD評(píng)估開發(fā)方案

Lattice公司的MachXO2系列是非易失性的無限制重新配置的可編程邏輯器件(PLD),具有低容量PLD,低成本,低功耗和高系統(tǒng)集成度等特點(diǎn),采用65nm閃存工藝技術(shù),和MachXOPLD相比,邏輯容量增加3x,嵌入存儲(chǔ)器曾加10x,靜態(tài)功耗降低100x,查找表(LUT)從256到6864,主要用在系統(tǒng)應(yīng)用如通信架構(gòu),計(jì)算,高端工業(yè)設(shè)備和高端醫(yī)療設(shè)備以及消費(fèi)類電子如智能手機(jī),GPS,數(shù)碼相機(jī)和移動(dòng)計(jì)算等.本文介紹了MachXO2系列主要特性,MachXO2－1200器件框圖以及Mac

發(fā)表于：2012/5/2

Synopsys將HAPS糾錯(cuò)可見度提升100倍

新思科技公司Synopsys日前宣布：為其HAPS®基于FPGA原型系統(tǒng)的用戶推出新版的Deep Trace Debug深度追蹤糾錯(cuò)軟件。借助HAPS Deep Trace Debug，原型工程師可利用比傳統(tǒng)FPGA片上邏輯糾錯(cuò)器所用的存儲(chǔ)器高出將近100倍的信號(hào)存儲(chǔ)容量。新的深度追蹤糾錯(cuò)功能同時(shí)增強(qiáng)了容量和故障隔離性能，同時(shí)釋放片上FPGA存儲(chǔ)器來滿足驗(yàn)證復(fù)雜的系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)之需求。

發(fā)表于：2012/5/2

GLOBALFOUNDRIES Fab 8添置工具以實(shí)現(xiàn)20納米及更尖端工藝的3D芯片堆疊

GLOBALFOUNDRIES近日宣布，在為新一代移動(dòng)和消費(fèi)電子應(yīng)用實(shí)現(xiàn)3D芯片堆疊的道路上，公司達(dá)到了一個(gè)重要的里程碑。在其位于美國(guó)紐約薩拉托加郡的Fab 8，GLOBALFOUNDRIES已開始安裝一套可在尖端20納米技術(shù)平臺(tái)上的半導(dǎo)體晶圓中構(gòu)建硅通孔(TSV)的特殊生產(chǎn)工具。此舉將使客戶能夠?qū)崿F(xiàn)多個(gè)芯片的堆疊，從而為滿足未來電子設(shè)備的高端要求提供了一條新的渠道。

發(fā)表于：2012/5/2

一種基FPGA和DSP的高性能PCI數(shù)據(jù)采集處理卡設(shè)計(jì)

最近幾年具有乘法器及內(nèi)存塊資源的大容量FPGA以及基于IP核嵌入的FPGA開發(fā)技術(shù)的出現(xiàn)，可以將嵌入式微處理器、專用數(shù)字器件和高速DSP算法以IP核的形式方便的嵌入FPGA，以硬件編程的方法實(shí)現(xiàn)高速信號(hào)處理算法，這種形式的嵌入為高端應(yīng)用領(lǐng)域提供了超高性價(jià)比的解決方案。

發(fā)表于：2012/5/1

使用新SRAM工藝實(shí)現(xiàn)嵌入式ASIC和SoC的存儲(chǔ)器設(shè)計(jì)

基于傳統(tǒng)六晶體管(6T)存儲(chǔ)單元的靜態(tài)RAM存儲(chǔ)器塊一直是許多嵌入式設(shè)計(jì)中使用ASIC/SoC實(shí)現(xiàn)的開發(fā)人員所采用的利器，因?yàn)檫@種存儲(chǔ)器結(jié)構(gòu)非常適合主流的CMOS工藝流程，不需要增添任何額外的工藝步驟。

發(fā)表于：2012/5/1

基于U盤和單片機(jī)的FPGA配置

以前的設(shè)計(jì)大多是將配置數(shù)據(jù)存放在FPGA組成的系統(tǒng)上，本文提出將配置數(shù)據(jù)存放在使用者自己攜帶的外部存儲(chǔ)器(如可加密的U盤)中。使用前將U盤接入FPGA組成的系統(tǒng)，系統(tǒng)上電時(shí)由單片機(jī)控制讀出配置數(shù)據(jù)，再傳送給FPGA進(jìn)行配置。這樣做優(yōu)點(diǎn)很多：修改、升級(jí)簡(jiǎn)便，現(xiàn)場(chǎng)保密性強(qiáng)，安全性高；可多人分時(shí)使用同一硬件系統(tǒng)，同一硬件系統(tǒng)插入不同的配置U盤就可以實(shí)現(xiàn)不同的功能，可以方便地存儲(chǔ)大容量配置數(shù)據(jù)或多個(gè)配置數(shù)據(jù)文件等；同時(shí)，符合計(jì)算機(jī)和嵌入式系統(tǒng)的熱點(diǎn)USB OTG(On The Go，移動(dòng)USB)技術(shù)趨勢(shì)，是具有創(chuàng)新的設(shè)計(jì)。

發(fā)表于：2012/4/30

一種基于FPGA的新型誤碼測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)

本文設(shè)計(jì)實(shí)現(xiàn)了一種用于測(cè)量基帶傳輸信道的誤碼儀，闡述了主要模塊的工作原理，提出了一種新的積分鑒相同步時(shí)鐘提取的實(shí)現(xiàn)方法，此方法能夠提高同步時(shí)鐘的準(zhǔn)確度，從而提高誤碼測(cè)量精度。

發(fā)表于：2012/4/30