頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。 最新資訊 基于ARM和FPGA的全彩獨立視頻LED系統(tǒng) 目前顯示屏按數(shù)據(jù)的傳輸方式主要有兩類：一類是采用與計算機顯示同一內容的實時視頻屏；另一類為通過 USB、以太網(wǎng)等通信手段把顯示內容發(fā)給顯示屏的獨立視頻源顯示屏，若采用無線通信方式，還可以隨時更新顯示內容，靈活性高。此外，用一套嵌入式系統(tǒng)取代計算機來提供視頻源，既可以降低成本，又具有很高的可行性和靈活性，易于工程施工。因此，獨立視頻源LED顯示系統(tǒng)的需求越來越大。 發(fā)表于：4/25/2012 Achronix全新Speedster22i系列FPGA直接面向目標應用 Achronix 半導體公司今日宣布了其 Speedster22i HD和HP產(chǎn)品系列的細節(jié)，它們是將采用英特爾22nm技術工藝制造的首批現(xiàn)場可編程門陣列（FPGA）產(chǎn)品。Speedster22i FPGA產(chǎn)品是業(yè)內唯一針對應用的高端FPGA，而且僅消耗28nm高端的FPGA一半的功率，成本也僅為它的一半。 發(fā)表于：4/24/2012 數(shù)字中頻與FPGA 所謂中頻，顧名思義，是指一種中間頻率的信號形式。中頻是相對于基帶信號和射頻信號來講的，中頻可以有一級或多級，它是基帶和射頻之間過渡的橋梁。 發(fā)表于：4/24/2012 賽靈思28nm：點燃設計創(chuàng)新的激情 2012年3月1日，賽靈思公司宣布全球第一片28nm FPGA芯片(7K325T) 成功量產(chǎn)！該里程碑式信息的發(fā)布，是賽靈思繼已成功交付數(shù)以千計的最新7系列產(chǎn)品樣片之后， 再次為可編程行業(yè)樹起的另一個史無前例的從流片到量產(chǎn)最快的里程。這一成就使賽靈思的客戶能夠借助這一批量生產(chǎn)的新器件， 比以往任何時候都更快地開始投產(chǎn)自己的產(chǎn)品， 同時也能比以往任何時候更快地滿足他們的客戶的需求。 發(fā)表于：4/24/2012 基于DSP＋FPGA嵌入式結構的便攜數(shù)字存儲示波表設計 在實時信號處理系統(tǒng)中，通常底層的信號預處理算法處理的數(shù)據(jù)量大，對處理速度的要求高，但運算結構相對比較簡單，適于用硬件實現(xiàn)；而高層處理算法的特點是數(shù)據(jù)量較少，但算法的控制結構復雜，適于用運算速度高、尋址方式靈活、通信機制強大的DSP芯片來實現(xiàn)。本設計因此采用DSP＋FPGA結構同時兼顧速度及靈活性，其中底層FPGA硬件完成數(shù)據(jù)采樣、信號頻率/周期測量以及波形顯示控制等功能，而上層DSP軟件則負責實現(xiàn)數(shù)據(jù)編碼、波形恢復計算及人機界面的處理。 發(fā)表于：4/24/2012 數(shù)字頻率合成器的FPGA實現(xiàn) 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點，給出了用ACEX 1K系列器件EP1K10TC144－1實現(xiàn)數(shù)字頻率合成器的工作原理、設計思路、電路結構和仿真結果。 發(fā)表于：4/24/2012 利用Freeze技術的FPGA實現(xiàn)低功耗設計 基于閃存的全功能可編程FPGA越來越多地成為便攜式市場的首選解決方案。這些新出現(xiàn)的產(chǎn)品滿足便攜式市場嚴格的設計要求,例如以ASIC的單位成本,獲得低功耗、最大的設計安全性、小的外形尺寸、上電即用以及快速面市的好處。 發(fā)表于：4/23/2012 基于EFM32TG840 的便攜式心率計 在消費電子領域，便攜式電子產(chǎn)品由于體積小、質量輕的特點越來越受到消費者的喜愛，已成為人們生活中不可缺少的部分?；谶@個思路，我們設計了一款便攜式心率計，它可以替代用脈搏聽診器等進行測量的傳統(tǒng)方法，使用非常方便。該產(chǎn)品主要包括三個部分：信號的采集、數(shù)據(jù)處理以及LED 顯示和報警電路。 發(fā)表于：4/23/2012 Cortex-M1：面向FPGA的解決方案 今天，業(yè)界的兩大發(fā)展趨勢正在聚合。首先是嵌入市場繼續(xù)向32位處理器發(fā)展，其次是FPGA作為靈活且具成本效益的平臺，越來越多地用于實現(xiàn)高性能嵌入系統(tǒng)的快速設計。這兩種趨勢相結合，正在推動市場對使用可編程邏輯實現(xiàn)32位處理器的需求。 發(fā)表于：4/23/2012 DSP和FPGA的電視觀瞄系統(tǒng)設計 FPGA的基準時鐘為來自DSP輸出的32MHz時鐘，經(jīng)過片內數(shù)字時鐘網(wǎng)絡(PLL)，可以得到系統(tǒng)所需要的多種時鐘。圖文混合主要是控制觀瞄系統(tǒng)顯示屏的顯示內容與相應的位置。利用EP2S30F484的內部RAM配置了許多獨立的小RAM塊，DSP根據(jù)不同的控制命令向這些RAM塊寫入不同的顯示內容。FPGA再根據(jù)顯示位置的分布，以記數(shù)的方式在屏幕上控制顯示內容輸出，達到圖文混合。 發(fā)表于：4/23/2012 ?…289290291292293294295296297298…?
