日本特大a级猛片在线观看,久久亚洲精中文字幕冲田杏梨

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

邏輯分析儀SignalTaPⅡ在系統(tǒng)級調(diào)試中的應(yīng)用

邏輯分析儀SignalTaPⅡ在系統(tǒng)級調(diào)試中的應(yīng)用,摘要：嵌入式邏輯分析儀SignalTapII是QuartusII軟件中第二代系統(tǒng)級調(diào)試工具，它可以用來捕捉目標芯片內(nèi)部信號節(jié)點處的信息，而又不影響原硬件系統(tǒng)的正常工作。通過一個多波形信號發(fā)生器的設(shè)計實例，詳細闡述Signal

發(fā)表于：2012/4/18

Altera任命Bradley Howe為研發(fā)資深副總裁

Altera公司(NASDAQ: ALTR)今天宣布，任命Bradley Howe為研發(fā)資深副總裁。對于這一職務(wù)，Howe先生全面負責Altera硅片產(chǎn)品、知識產(chǎn)權(quán)(IP)庫和軟件產(chǎn)品的開發(fā)，并監(jiān)督公司全球研發(fā)組織。在此之前，Howe先生是Altera的IC設(shè)計副總裁。他直接向Altera總裁、CEO兼董事會主席John Daane負責。

發(fā)表于：2012/4/18

Cypress CY8CKIT－017開發(fā)板CAN－LIN擴展方案

Cypress公司的PSoC5系列具有獨特的可配置模塊陣列，是真正的系統(tǒng)級解決方案，能夠通過單個芯片提供MCU、存儲器、模擬和數(shù)字外設(shè)功能,提供了一種新型的信號采集、信號處理和控制方法，并具有高精度、高帶寬和高靈活性等特點,廣泛應(yīng)用在眾多消費、工業(yè)和醫(yī)學應(yīng)用領(lǐng)域.本文介紹了PSoC5主要特性,簡化的框圖,ARM CortexM3框圖,時鐘子系統(tǒng)框圖,CAN控制器框圖以及CY8CKIT-017CAN/LIN擴展板主要特性,框圖,電路圖,材料清單和PCB元

發(fā)表于：2012/4/18

DNLMS濾波器的FPGA實現(xiàn)

自適應(yīng)濾波器一直是信號處理領(lǐng)域的研究熱點之一，經(jīng)過多年的發(fā)展，已經(jīng)被廣泛應(yīng)用于數(shù)字通信、回聲消除、圖像處理等領(lǐng)域。自適應(yīng)濾波算法的研究始于20世紀50年代末，Widrow和Hoff等人最早提出最小均方算法(LMS)。算法由于結(jié)構(gòu)簡單，計算量小，易于實時處理，因此在噪聲抵消，譜線增強，系統(tǒng)識別等方面得到了廣泛的應(yīng)用。為了克服定步長LMS算法中收斂速度、收斂精度及跟蹤速度等對步長大小選取相互矛盾的缺點，人們提出了許多變步長LMS算法，但是，當輸入信號具有強相關(guān)性時，例如語音信號，LMS算法及NLMS算法的收斂速度將急劇下降。因此，本文對進入自適應(yīng)濾波器的輸入信號首先進行解相關(guān)預處理，再對自適應(yīng)濾波器進行歸一化LMS。

發(fā)表于：2012/4/17

在嵌入FPGA的IP核8051上實現(xiàn)TCP/IP的設(shè)計

介紹了如何將可綜合的IP核8051嵌入FPGA的基本方案, 著重討論了利用嵌入的IP核來實現(xiàn)簡單的TCP/IP協(xié)議, 從而實現(xiàn)遠程調(diào)試的具體方法。利用該方法不但能夠通過8051進行某些簡單的控制而不需要改變FPGA的程序, 而且還能通過8051實現(xiàn)TCP/IP對FPGA的遠程調(diào)試。

發(fā)表于：2012/4/17

用FPGA實現(xiàn)WCDMA下行擾碼

本文介紹下行擾碼的生成過程和如何用FPGA的實現(xiàn)。采用Verlog硬件描述語言進行功能描述，在寫信號的作用下，予付擾碼初值，在時鐘信號的作用下，產(chǎn)生下行擾碼的I，Q序列。

發(fā)表于：2012/4/17

Altera和Eutecus公司為多通道D1分辨率視頻監(jiān)控系統(tǒng)提供基于FPGA的視頻分析解決方案

進一步延續(xù)其在基于FPGA的視頻監(jiān)控解決方案上的領(lǐng)先優(yōu)勢，Altera公司(NASDAQ: ALTR)今天發(fā)布了面向監(jiān)控系統(tǒng)數(shù)字視頻錄像機(DVR)和網(wǎng)絡(luò)視頻錄像機(NVR)的四通道標準清晰度(SD)視頻分析解決方案。與Eutecus公司聯(lián)合開發(fā)，Altera最新的視頻分析解決方案支持用戶使用一片F(xiàn)PGA同時分析四路D1 480p/30fps (每秒幀數(shù))視頻通道。用戶可以在現(xiàn)有SD監(jiān)控投入上迅速高效的增加功能，不需要購買集成了分析功能的新攝像機。

發(fā)表于：2012/4/17

基于FPGA的ARM圖像擴展顯示

ARM處理器在消費電子及儀器設(shè)備等領(lǐng)域得到了廣泛的應(yīng)用，但是在很多情況下ARM系統(tǒng)的圖像分辨率支持偏低,通過使用FPGA實現(xiàn)圖像縮放器的功能來解決這個問題。采用雙線性插值算法將VGA格式的ARM9圖像信號的轉(zhuǎn)換為XGA格式圖像信號，完成對分辨率的擴展。仿真驗證證明，擴展后的圖像在顯示上取得了良好的效果。

發(fā)表于：2012/4/17

詳述USB IP核的設(shè)計及FPGA驗證

為了提高USBlP的可重用性，本USBIP核設(shè)計了總線適配器，經(jīng)過簡單配置可以用于AMBAASB總線或WishBone總線結(jié)構(gòu)的SoC中。此IP核進行了FPGA驗證。

發(fā)表于：2012/4/16

SoundWave音頻子系統(tǒng)常見問題與答案

DesignWare SoundWave音頻子系統(tǒng)是一個完整的、預先驗證過的音頻子系統(tǒng)解決方案，它集成了硬件、軟件及原型設(shè)計。硬件組件包括32位ARC音頻處理器、數(shù)字I2S和S/PDIF接口和模擬音頻編解碼器。軟件組件包括一個可無縫地植入主應(yīng)用的、即時可用的軟件環(huán)境，以及一個可支持源自Dolby、DTS和SRSLabs的最新音頻標準的軟件音頻編解碼器的綜合庫。子系統(tǒng)還包括虛擬的和基于FPGA的原型，以加速軟件開發(fā)和對整個系統(tǒng)的驗證。SoundWave音頻子系統(tǒng)帶給設(shè)計師一個能夠方便地集成到SoC的、可配置的SoC現(xiàn)成可用的解決方案。

發(fā)表于：2012/4/16