欧美人与动牲交XXXXBBBB,欧美又大又粗又爽又硬在线观看,一本一道DVD在线观看免费视频

頭條

銀湖資本完成對Altera的51%股權(quán)收購

銀湖資本完成對Altera的51%股權(quán)收購

北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。

交換位技術(shù)改進(jìn)FPGA-PWM計(jì)數(shù)器性能

簡單改變FPGA計(jì)數(shù)器規(guī)格使作為DAC功能PWM計(jì)數(shù)器的紋波降低。

發(fā)表于：4/3/2012

FPGA實(shí)現(xiàn)安全可靠的藍(lán)牙通信

藍(lán)牙技術(shù)注定會成為一項(xiàng)通用的低成本無線技術(shù)，可適用于一系列范圍廣泛的數(shù)據(jù)通信應(yīng)用。但仍有兩個(gè)主要方面需要進(jìn)一步的考慮，即有關(guān)藍(lán)牙通信中的數(shù)據(jù)安全性和數(shù)據(jù)完整性的問題。這兩個(gè)方面會限制藍(lán)牙技術(shù)的適用范圍。在設(shè)計(jì)無線產(chǎn)品時(shí)，通過采用可編程邏輯，可以使藍(lán)牙技術(shù)同時(shí)滿足數(shù)據(jù)安全性和完整性的要求。

發(fā)表于：4/2/2012

基于DSP和FPGA的磁浮列車同步485通信方式

測速定位單元緊鄰懸浮電磁鐵及長定子繞組和鐵心，處于懸浮磁場和牽引磁場中，電磁環(huán)境非常復(fù)雜，這對其通信設(shè)備的電磁兼容性能提出了很高的要求。另外，為滿足牽引控制系統(tǒng)的需求，測速定位信號的精度要求相當(dāng)高。因此，測速定位信號傳輸?shù)乃俣?、?shí)時(shí)性及可靠性都面臨挑戰(zhàn)?；谝陨峡紤]，本文提出了基于DSP和FPGA的磁浮列車同步485通信方式的研究，以解決上述挑戰(zhàn)。

發(fā)表于：4/2/2012

SDRAM通用控制器的FPGA模塊化設(shè)計(jì)

介紹了一種SDRAM通用控制器的FPGA模塊化解決方案?；贔PGA的SDRAM控制器，以其可靠性高、可移植性強(qiáng)、易于集成的特點(diǎn)，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。

發(fā)表于：4/2/2012

LatticeECP FPGA系列:AMC評估開發(fā)方案

Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強(qiáng)的DSP架構(gòu)，高速SERDES和高速源同步接口。LatticeECP3采用65nm技術(shù)，查找表(LUT)高達(dá)149k邏輯單元，支持高達(dá)486個(gè)用戶I/O，提供高達(dá)320個(gè)18×18乘法器和各種并行I/O標(biāo)準(zhǔn)，主要用于對成本和功耗敏感的無線基礎(chǔ)設(shè)備和有線通信。

發(fā)表于：4/2/2012

降低FPGA設(shè)計(jì)的功耗是一種協(xié)調(diào)和平衡藝術(shù)

采用FPGA進(jìn)行低功耗設(shè)計(jì)并不是一件容易的事,盡管有許多方法可以降低功耗。FPGA的類型、IP核、系統(tǒng)設(shè)計(jì)、軟件算法、功耗分析工具及個(gè)人設(shè)計(jì)方法都會對產(chǎn)品功耗產(chǎn)生影響。值得注意的是,如果使用不當(dāng),有些方法反而會增加功耗,因此必須根據(jù)實(shí)際情況選擇適當(dāng)?shù)脑O(shè)計(jì)方法。

發(fā)表于：4/1/2012

基于FPGA的數(shù)字交換系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

本文提出的方案，有別于常用PBX的模擬交換，是一種適用于一定規(guī)模局域網(wǎng)的數(shù)字交換機(jī)。FPGA的使用在保證了性能提高的同時(shí)，在復(fù)雜度和擴(kuò)展性方面也有了明顯的改進(jìn)。

發(fā)表于：4/1/2012

捷聯(lián)慣性組合導(dǎo)航系統(tǒng)的工程設(shè)計(jì)

捷聯(lián)慣導(dǎo)系統(tǒng)是將加速度計(jì)和陀螺儀沿載體坐標(biāo)系安裝，在進(jìn)行導(dǎo)航參數(shù)計(jì)算時(shí)，需要是導(dǎo)航坐標(biāo)系中的量。因此應(yīng)先將慣性器件測得的比力和角加速度誤差補(bǔ)償后送入計(jì)算機(jī)進(jìn)行實(shí)時(shí)計(jì)算，可以得到將比力從載體坐標(biāo)系轉(zhuǎn)換到導(dǎo)航坐標(biāo)系的姿態(tài)矩陣。通過姿態(tài)矩陣可以確定載體的姿態(tài)信息。姿態(tài)矩陣常用的即時(shí)修正方法有歐拉角法、方向余弦法和四元數(shù)法，設(shè)計(jì)采用四元數(shù)法。為進(jìn)行導(dǎo)航解算，選取地理坐標(biāo)系為導(dǎo)航坐標(biāo)系，三軸分別指向東向、北

發(fā)表于：4/1/2012

基于Logistic映射PN序列的FPGA實(shí)現(xiàn)

偽噪聲序列(PN序列)可應(yīng)用于擴(kuò)頻通信、信息加密、計(jì)算機(jī)仿真等領(lǐng)域。PN序列發(fā)生器需要一個(gè)隨機(jī)信號源和一系列的離散、量化算法及其硬件實(shí)現(xiàn)技術(shù)。確定性的混沌可以復(fù)制，具有長期不可預(yù)測性，且很難區(qū)分一個(gè)信號是來自于非確定性系統(tǒng)還是混沌系統(tǒng)。因此,混沌滿足密碼系統(tǒng)設(shè)計(jì)的基本原則，利用混沌系統(tǒng)作為PN序列的信號源已引起了國內(nèi)外學(xué)者的廣泛關(guān)注與研究。

發(fā)表于：3/31/2012

用FPGA實(shí)現(xiàn)Nios II嵌入式系統(tǒng)配置技術(shù)

本文主要根據(jù)Altera公司手冊及以前的經(jīng)驗(yàn)，設(shè)計(jì)和完成了一種新的FPGA配置文件下載更新的方法。其主要原理是在每次啟動系統(tǒng)時(shí)，由配置控制器從Flash中讀出FPGA配置文件，再下載到FPGA中以完成器件的配置功能。當(dāng)系統(tǒng)需要升級更新FPGA配置文件時(shí)，可通過網(wǎng)絡(luò)或者由主機(jī)通過JTAG(Joint Test Action Group)接口(未聯(lián)網(wǎng)時(shí))將配置文件發(fā)送給基于Nios II處理器的嵌入式系統(tǒng)中，由Nios II處理器更新系統(tǒng)中的Flash。

發(fā)表于：3/31/2012