麻豆安全网址入口,中文字幕人妻少妇无码

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于DDS+PLL的LFM探地雷達(dá)信號(hào)產(chǎn)生器設(shè)計(jì)與實(shí)現(xiàn)

介紹了一種寬帶線性調(diào)頻(LFM)雷達(dá)信號(hào)產(chǎn)生的方法與實(shí)現(xiàn)，結(jié)合直接數(shù)字合成（DDS）+鎖相環(huán)（PLL）的方式，采用DDS芯片AD9852和集成鎖相芯片ADF4360-7完成了設(shè)計(jì)所需求的寬帶線性調(diào)頻信號(hào)。詳細(xì)說明了該方案設(shè)計(jì)的構(gòu)架、各單元電路的設(shè)計(jì)與實(shí)現(xiàn)以及各芯片參數(shù)的設(shè)定情況。實(shí)測(cè)結(jié)果表明，該頻率合成器輸出功率>-4 dBm, 環(huán)路鎖定時(shí)間為 14 μs，輸出信號(hào)相位噪聲優(yōu)于-90 dBc/Hz@1 kHz，輸出信號(hào)達(dá)到了所需指標(biāo)要求。

發(fā)表于：2012/4/5

美林上修晶圓代工成長(zhǎng)率Q3產(chǎn)能利用率或出現(xiàn)修正風(fēng)險(xiǎn)

晶圓代工業(yè)產(chǎn)能利用率第三季將觸頂，隨后由于資本支出引發(fā)的產(chǎn)能過剩，與庫(kù)存走高的疑慮可能抵銷產(chǎn)能利用率利多，美林指出晶圓代工類股今年夏天或秋天，將面臨股價(jià)修正風(fēng)險(xiǎn)。

發(fā)表于：2012/4/5

基于FPGA的圖像預(yù)處理系統(tǒng)

新一代的FPGA集成了CPU或DSP內(nèi)核，可以在一片F(xiàn)PGA上進(jìn)行軟硬件協(xié)同設(shè)計(jì)，為實(shí)現(xiàn)SOPC提供了強(qiáng)大的硬件支持。本文介紹的是利用FPGA并行處理和計(jì)算能力，以Altera FPGA Stratix EP1S40為系統(tǒng)控制的核心實(shí)現(xiàn)的SOPC。

發(fā)表于：2012/4/4

基于FPGA的前向糾錯(cuò)算法

研究數(shù)字音頻無線傳輸中的前向糾錯(cuò)(FEC)算法的設(shè)計(jì)及實(shí)現(xiàn)，對(duì)前向糾錯(cuò)中的主要功能模塊，如RS編解碼、交織器與解交織器等給出基本算法及基于現(xiàn)場(chǎng)可編程門陣列(FPGA)和硬件描述語言的解決方案。選用硬件描述語言VerilogHDL，在開發(fā)工具QuartusII4．2中完成軟核的綜合、布局布線和匯編，在Modelsim中進(jìn)行時(shí)序仿真驗(yàn)證，最終下栽到開發(fā)板中進(jìn)行電路驗(yàn)證及測(cè)試。

發(fā)表于：2012/4/3

基于FPGA的總線型LVDS通信系統(tǒng)設(shè)計(jì)

我們用FPGA芯片自行設(shè)計(jì)BLVDS內(nèi)核及擴(kuò)展部分。相比之下，使用FPGA可大幅減少芯片數(shù)量，降低成本，提高系統(tǒng)可靠性，同時(shí)具有更大的靈活性和向后兼容性。由于目前尚無實(shí)用的16位VLVDS收發(fā)器芯片問世，本設(shè)計(jì)也填補(bǔ)了專用芯片（ASIC）的空白。

發(fā)表于：2012/4/3

基于FPGA的二值圖像連通域標(biāo)記快速算法實(shí)現(xiàn)

針對(duì)高速圖像目標(biāo)實(shí)時(shí)識(shí)別和跟蹤任務(wù)，需要利用系統(tǒng)中有限的硬件資源實(shí)現(xiàn)高速、準(zhǔn)確的二值圖像連通域標(biāo)記，提出了一種適合FPGA實(shí)現(xiàn)的二值圖像連通域標(biāo)記快速算法。算法以快捷、有效的方式識(shí)別、并記錄區(qū)域間復(fù)雜的連通關(guān)系。與傳統(tǒng)的二值圖像標(biāo)記算法相比，該算法具有運(yùn)算簡(jiǎn)單性、規(guī)則性和可擴(kuò)展性的特點(diǎn)。利用FPGA實(shí)現(xiàn)該算法時(shí)，能夠準(zhǔn)確有效的識(shí)別出圖像中復(fù)雜的連通關(guān)系，產(chǎn)生正確的標(biāo)記結(jié)果。在100MHz工作時(shí)鐘下，處理384×288像素的紅外圖像能夠達(dá)到400幀／s以上的標(biāo)記速度，足夠滿足實(shí)時(shí)目標(biāo)識(shí)別系統(tǒng)的要求。

發(fā)表于：2012/4/3

交換位技術(shù)改進(jìn)FPGA-PWM計(jì)數(shù)器性能

簡(jiǎn)單改變FPGA計(jì)數(shù)器規(guī)格使作為DAC功能PWM計(jì)數(shù)器的紋波降低。

發(fā)表于：2012/4/3

FPGA實(shí)現(xiàn)安全可靠的藍(lán)牙通信

藍(lán)牙技術(shù)注定會(huì)成為一項(xiàng)通用的低成本無線技術(shù)，可適用于一系列范圍廣泛的數(shù)據(jù)通信應(yīng)用。但仍有兩個(gè)主要方面需要進(jìn)一步的考慮，即有關(guān)藍(lán)牙通信中的數(shù)據(jù)安全性和數(shù)據(jù)完整性的問題。這兩個(gè)方面會(huì)限制藍(lán)牙技術(shù)的適用范圍。在設(shè)計(jì)無線產(chǎn)品時(shí)，通過采用可編程邏輯，可以使藍(lán)牙技術(shù)同時(shí)滿足數(shù)據(jù)安全性和完整性的要求。

發(fā)表于：2012/4/2

基于DSP和FPGA的磁浮列車同步485通信方式

測(cè)速定位單元緊鄰懸浮電磁鐵及長(zhǎng)定子繞組和鐵心，處于懸浮磁場(chǎng)和牽引磁場(chǎng)中，電磁環(huán)境非常復(fù)雜，這對(duì)其通信設(shè)備的電磁兼容性能提出了很高的要求。另外，為滿足牽引控制系統(tǒng)的需求，測(cè)速定位信號(hào)的精度要求相當(dāng)高。因此，測(cè)速定位信號(hào)傳輸?shù)乃俣?、?shí)時(shí)性及可靠性都面臨挑戰(zhàn)。基于以上考慮，本文提出了基于DSP和FPGA的磁浮列車同步485通信方式的研究，以解決上述挑戰(zhàn)。

發(fā)表于：2012/4/2

SDRAM通用控制器的FPGA模塊化設(shè)計(jì)

介紹了一種SDRAM通用控制器的FPGA模塊化解決方案?；贔PGA的SDRAM控制器，以其可靠性高、可移植性強(qiáng)、易于集成的特點(diǎn)，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。

發(fā)表于：2012/4/2