Altera率先量產(chǎn)含28Gbps收發(fā)器的28nm高性能新器件

在40nm工藝節(jié)點(diǎn)，Altera率先推出高端FPGA占領(lǐng)市場(chǎng)。在28nm工藝節(jié)點(diǎn)，Altera保持其優(yōu)勢(shì)，在3 月7日，Altera宣布開始交付業(yè)界第一款高性能28nm FPGA量產(chǎn)芯片—Stratix V FPGA。該系列FPGA目前已有8個(gè)型號(hào)開始量產(chǎn)。

發(fā)表于：3/16/2012

Microsemi Cortex－M1 IGLOO系列開發(fā)方案

Microsemi公司的ActelIGLOO低功耗全特性閃存FPGA能滿足當(dāng)今手提設(shè)備所需求的功耗,面積和成本的嚴(yán)格需求.IGLOO系于支持多達(dá)300萬系數(shù)門,雙端口SRAM高達(dá)504kb,多達(dá)6個(gè)嵌入PLL和620個(gè)用戶I/O,工作電壓1.2V－1.5V,功耗低至5uW,主要用在智能手機(jī),GPS,PDA,DCAM,手提工業(yè)和醫(yī)療設(shè)備,平板電腦,PCMCIA和任何超低功耗設(shè)備.本文介紹了IGLOO系列主要特性,以及Cortex－M1使能IGLOO開發(fā)套件主要特性,方框圖,電路圖,材料清單和PCB元件布局圖.

發(fā)表于：3/16/2012

Quartus II 中Tsu/Tco 的約束方法

片內(nèi)的Tsu/Tco 是指前級(jí)觸發(fā)器的Tco 和后級(jí)觸發(fā)器的Tsu, 一般來說都是幾百ps 級(jí)別的. 可以通過“List Paths”命令查看。這里的Tsu/Tco 主要由器件工藝決定, 工作時(shí)在受到溫度,電壓的影響略有變化.

發(fā)表于：3/16/2012

FPGA在電梯控制系統(tǒng)中的應(yīng)用

介紹了基于Altera公司EP1K30TC144芯片的電梯控制器設(shè)計(jì)過程，描述了該控制系統(tǒng)的功能。該設(shè)計(jì)采用VHDL語言進(jìn)行編程，以QUARTUSⅡ軟件為開發(fā)平臺(tái)，對(duì)本設(shè)計(jì)進(jìn)行了仿真，并使用JTAG將程序代碼下載到實(shí)驗(yàn)板上進(jìn)行了硬件驗(yàn)證。

發(fā)表于：3/15/2012

基于MPSoC的以太網(wǎng)接口設(shè)計(jì)與實(shí)現(xiàn)

研究了以太網(wǎng)在多核系統(tǒng)中的數(shù)據(jù)通訊，設(shè)計(jì)了以太網(wǎng)IP核到MPSoC網(wǎng)絡(luò)資源的硬件接口。闡述了設(shè)計(jì)中各模塊的實(shí)現(xiàn)功能和設(shè)計(jì)方法，通過仿真和FPGA驗(yàn)證結(jié)果表明，以太網(wǎng)接口數(shù)據(jù)通訊具有實(shí)時(shí)和高吞吐率。實(shí)現(xiàn)了多核系統(tǒng)與網(wǎng)絡(luò)數(shù)據(jù)的信息傳遞，硬件設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)單、性能穩(wěn)定可靠。

發(fā)表于：3/15/2012

Cypress CY3280－22x45通用CapSense控制器開發(fā)方案

Cypress公司的CY3280－22x45汽車級(jí)PSoC可編程片上系統(tǒng),包含多個(gè)可配置的模擬和數(shù)字邏輯模塊，以及可編程互連。PSoC采用功能強(qiáng)大的哈佛架構(gòu)處理器,M8C處理器速度高達(dá)24MHz,8x8乘法器,32位累加器,可使用戶能夠根據(jù)每個(gè)應(yīng)用的要求，來創(chuàng)建定制的外設(shè)配置,具有廣泛的應(yīng)用。本文介紹了CY3280－22x45主要特性,方框圖以及通用CapSense控制器開發(fā)套件主要特性,電路圖,材料清單,PCB布局圖和元件分布圖.

發(fā)表于：3/15/2012

基于FPGA的數(shù)字秒表設(shè)計(jì)與仿真

數(shù)字集成電路作為當(dāng)今信息時(shí)代的基石，不僅在信息處理、工業(yè)控制等生產(chǎn)領(lǐng)域得到普及應(yīng)用，并且在人們的日常生活中也是隨處可見，極大的改變了人們的生活方式。面對(duì)如此巨大的市場(chǎng)，要求數(shù)字集成電路的設(shè)計(jì)周期盡可能短、實(shí)驗(yàn)成本盡可能低，最好能在實(shí)驗(yàn)室直接驗(yàn)證設(shè)計(jì)的準(zhǔn)確性和可行性，因而出現(xiàn)了現(xiàn)場(chǎng)可編程邏輯門陣列FPGA。

發(fā)表于：3/15/2012

基于DSP與CPLD的輸電線路局部氣象監(jiān)測(cè)裝置系統(tǒng)

輸電線路的狀態(tài)直接決定著整個(gè)電網(wǎng)的安全穩(wěn)定運(yùn)行，輸電線路微氣象參數(shù)的實(shí)時(shí)監(jiān)測(cè)能夠?yàn)殡娋W(wǎng)正常調(diào)度、以及自然災(zāi)害預(yù)測(cè)和控制提供必要的現(xiàn)場(chǎng)信息。輸電線路是電力系統(tǒng)的關(guān)鍵元件之一。為了安全、穩(wěn)定地運(yùn)行，調(diào)度系統(tǒng)往往會(huì)收集輸電線路的電氣參數(shù)和運(yùn)行工況參數(shù)(如輸電線的型號(hào)、排列方式，以及其上的潮流分布信息等)，并進(jìn)行適當(dāng)?shù)目刂啤?/a>

FPGA大型設(shè)計(jì)應(yīng)用的多時(shí)鐘設(shè)計(jì)策略闡述

利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線，本文將對(duì)這些設(shè)計(jì)策略深入闡述。

發(fā)表于：3/15/2012

基于DSP和CPLD的低壓斷路器智能控制器的設(shè)計(jì)

本文詳細(xì)敘述了智能控制器系統(tǒng)各組成部分的設(shè)計(jì)過程，并給出了具體的電路圖。通過軟件與硬件系統(tǒng)測(cè)試表明，該智能控制器能夠較好地完成信號(hào)采集、無線通信和線路通斷控制功能。在后續(xù)的研究中，可采用嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)μC／OS-Ⅱ作為系統(tǒng)軟件平臺(tái)，實(shí)現(xiàn)μC／OS-Ⅱ在F2812上的移植。

發(fā)表于：3/15/2012