頭條 英特爾正式宣布出售Altera 51%股份 4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權企業(yè) Silver Lake 銀湖資本達成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。 最新資訊 SDRAM通用控制器的FPGA模塊化設計 介紹了一種SDRAM通用控制器的FPGA模塊化解決方案?；贔PGA的SDRAM控制器，以其可靠性高、可移植性強、易于集成的特點，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。 發(fā)表于：4/2/2012 LatticeECP FPGA系列:AMC評估開發(fā)方案 Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強的DSP架構，高速SERDES和高速源同步接口。LatticeECP3采用65nm技術，查找表(LUT)高達149k邏輯單元，支持高達486個用戶I/O，提供高達320個18×18乘法器和各種并行I/O標準，主要用于對成本和功耗敏感的無線基礎設備和有線通信。 發(fā)表于：4/2/2012 降低FPGA設計的功耗是一種協(xié)調和平衡藝術 采用FPGA進行低功耗設計并不是一件容易的事,盡管有許多方法可以降低功耗。FPGA的類型、IP核、系統(tǒng)設計、軟件算法、功耗分析工具及個人設計方法都會對產品功耗產生影響。值得注意的是,如果使用不當,有些方法反而會增加功耗,因此必須根據(jù)實際情況選擇適當?shù)脑O計方法。 發(fā)表于：4/1/2012 基于FPGA的數(shù)字交換系統(tǒng)的設計與實現(xiàn) 本文提出的方案，有別于常用PBX的模擬交換，是一種適用于一定規(guī)模局域網的數(shù)字交換機。FPGA的使用在保證了性能提高的同時，在復雜度和擴展性方面也有了明顯的改進。 發(fā)表于：4/1/2012 捷聯(lián)慣性組合導航系統(tǒng)的工程設計 捷聯(lián)慣導系統(tǒng)是將加速度計和陀螺儀沿載體坐標系安裝，在進行導航參數(shù)計算時，需要是導航坐標系中的量。因此應先將慣性器件測得的比力和角加速度誤差補償后送入計算機進行實時計算，可以得到將比力從載體坐標系轉換到導航坐標系的姿態(tài)矩陣。通過姿態(tài)矩陣可以確定載體的姿態(tài)信息。姿態(tài)矩陣常用的即時修正方法有歐拉角法、方向余弦法和四元數(shù)法，設計采用四元數(shù)法。為進行導航解算，選取地理坐標系為導航坐標系，三軸分別指向東向、北 發(fā)表于：4/1/2012 基于Logistic映射PN序列的FPGA實現(xiàn) 偽噪聲序列(PN序列)可應用于擴頻通信、信息加密、計算機仿真等領域。PN序列發(fā)生器需要一個隨機信號源和一系列的離散、量化算法及其硬件實現(xiàn)技術。確定性的混沌可以復制，具有長期不可預測性，且很難區(qū)分一個信號是來自于非確定性系統(tǒng)還是混沌系統(tǒng)。因此,混沌滿足密碼系統(tǒng)設計的基本原則，利用混沌系統(tǒng)作為PN序列的信號源已引起了國內外學者的廣泛關注與研究。 發(fā)表于：3/31/2012 用FPGA實現(xiàn)Nios II嵌入式系統(tǒng)配置技術 本文主要根據(jù)Altera公司手冊及以前的經驗，設計和完成了一種新的FPGA配置文件下載更新的方法。其主要原理是在每次啟動系統(tǒng)時，由配置控制器從Flash中讀出FPGA配置文件，再下載到FPGA中以完成器件的配置功能。當系統(tǒng)需要升級更新FPGA配置文件時，可通過網絡或者由主機通過JTAG(Joint Test Action Group)接口(未聯(lián)網時)將配置文件發(fā)送給基于Nios II處理器的嵌入式系統(tǒng)中，由Nios II處理器更新系統(tǒng)中的Flash。 發(fā)表于：3/31/2012 基于Spartan3在SoPC上實現(xiàn)波形發(fā)生器 SoPC可編程片上系統(tǒng)是一種特殊的嵌入式微處理器系統(tǒng)。首先，它是片上系統(tǒng)（SoC），即由單個芯片完成整個系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，以FPGA為硬件基礎，具有靈活的設計方式，可裁減、可擴充、可升級，并具備軟硬件系統(tǒng)在線可編程的功能。 發(fā)表于：3/31/2012 混合信號FPGA的智能型驗證流程 為了因應市場對于較高性能、較小的系統(tǒng)尺寸及降低成本和電源的需求，系統(tǒng)設計者正將較高層級的混合信號功能整合在他們的系統(tǒng)單芯片（SoC）設計中。 發(fā)表于：3/31/2012 在嵌入式設計中降低CPLD的功耗 從事便攜式或手持產品設計的工程師都明白對于如今的設計，最大限度地降低功耗是必不可少的要求。但是，只有經驗豐富的工程師理解盡可能地延長系統(tǒng)的電池壽命的那些微妙但又重要的細節(jié)。 發(fā)表于：3/30/2012 ?…295296297298299300301302303304…?
