亚洲ⅤA制服丝袜一区二区,欧美yw精品日本国产精品,影音先锋在线资源中文字幕

頭條

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì) Altera 51% 股權(quán)的收購(gòu)，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對(duì) Altera 未來(lái)良好發(fā)展充滿信心。

Luxtera和意法半導(dǎo)體（ST）實(shí)現(xiàn)量產(chǎn)硅光電解決方案

橫跨多重電子應(yīng)用領(lǐng)域、全球領(lǐng)先的半導(dǎo)體供應(yīng)商意法半導(dǎo)體（STMicroelectronics，簡(jiǎn)稱ST；紐約證券交易所代碼：STM）和全球最大的硅光電技術(shù)設(shè)計(jì)商Luxtera宣布，將結(jié)合位于法國(guó)Crolles的意法半導(dǎo)體300mm晶圓廠的制造工藝及Luxtera的先進(jìn)的硅光電IP和知識(shí)共同研發(fā)新一代硅光電元器件。該合作項(xiàng)目借助意法半導(dǎo)體Crolles晶圓廠的制造工藝和強(qiáng)大產(chǎn)能，讓雙方能夠?yàn)槭袌?chǎng)提供世界上最先進(jìn)的低成本、高產(chǎn)量的硅光電元器件和系統(tǒng)解決方案。

發(fā)表于：4/6/2012

ispMACH4000Z CPLD在消費(fèi)類電子產(chǎn)品中的應(yīng)用

當(dāng)今可編程器件正朝著高密度、低功耗、高速的方向發(fā)展。萊迪思公司推出的ispMACH4000Z是業(yè)界最低功耗的CPLD器件系列，為便攜式半導(dǎo)體消費(fèi)品市場(chǎng)及其它對(duì)功耗有較高要求的電子產(chǎn)品市場(chǎng)提供了新的可編程解決方案。

發(fā)表于：4/5/2012

Microchip簡(jiǎn)化C編譯器產(chǎn)品線，為所有PIC® MCU和dsPIC® DSC提供最佳執(zhí)行速度和代碼大小

Microchip Technology Inc.（美國(guó)微芯科技公司）在美國(guó)加州圣何塞市舉行的DESIGN West大會(huì)上宣布，推出經(jīng)簡(jiǎn)化的全新C編譯器產(chǎn)品線MPLAB® XC，為所有900余款PIC®單片機(jī)（MCU）和dsPIC®數(shù)字信號(hào)控制器（DSC）提供最佳執(zhí)行速度和代碼大小。MPLAB XC8、XC16和XC32編譯器為8位、16位和32位設(shè)計(jì)人員降低了設(shè)計(jì)開(kāi)發(fā)的復(fù)雜性，并有三種兼具成本效益的優(yōu)化級(jí)別——免費(fèi)版、標(biāo)準(zhǔn)版和專業(yè)版可供選擇。專業(yè)版可以免費(fèi)評(píng)估60天。此外，MPLAB XC還支持Linux、Mac OS®和Windows®操作系統(tǒng)，讓設(shè)計(jì)人員能夠自由選用各自偏好的平臺(tái)進(jìn)行嵌入式開(kāi)發(fā)。

發(fā)表于：4/5/2012

風(fēng)河為賽靈思Zynq-7000可擴(kuò)展處理平臺(tái)提供軟件支持

全球嵌入式及移動(dòng)應(yīng)用軟件領(lǐng)導(dǎo)廠商風(fēng)河（Wind River），今日宣布將針對(duì)賽靈思的“Zynq-7000”可擴(kuò)展式處理平臺(tái)提供VxWorks操作系統(tǒng)平臺(tái)以及Workbench支持。賽靈思“Zynq-7000”可擴(kuò)展式處理平臺(tái)內(nèi)建以ARM Cortex-A9處理器為基礎(chǔ)的系統(tǒng)單芯片，除了兼具高性能與低功耗優(yōu)勢(shì)外，也同步結(jié)合了FPGA（Field Programmable Gate Array；現(xiàn)場(chǎng)可編程邏輯閘陣列）所帶來(lái)的彈性和可擴(kuò)充性。

發(fā)表于：4/5/2012

基于DDS+PLL的LFM探地雷達(dá)信號(hào)產(chǎn)生器設(shè)計(jì)與實(shí)現(xiàn)

介紹了一種寬帶線性調(diào)頻(LFM)雷達(dá)信號(hào)產(chǎn)生的方法與實(shí)現(xiàn)，結(jié)合直接數(shù)字合成（DDS）+鎖相環(huán)（PLL）的方式，采用DDS芯片AD9852和集成鎖相芯片ADF4360-7完成了設(shè)計(jì)所需求的寬帶線性調(diào)頻信號(hào)。詳細(xì)說(shuō)明了該方案設(shè)計(jì)的構(gòu)架、各單元電路的設(shè)計(jì)與實(shí)現(xiàn)以及各芯片參數(shù)的設(shè)定情況。實(shí)測(cè)結(jié)果表明，該頻率合成器輸出功率>-4 dBm, 環(huán)路鎖定時(shí)間為 14 μs，輸出信號(hào)相位噪聲優(yōu)于-90 dBc/Hz@1 kHz，輸出信號(hào)達(dá)到了所需指標(biāo)要求。

發(fā)表于：4/5/2012

美林上修晶圓代工成長(zhǎng)率Q3產(chǎn)能利用率或出現(xiàn)修正風(fēng)險(xiǎn)

晶圓代工業(yè)產(chǎn)能利用率第三季將觸頂，隨后由于資本支出引發(fā)的產(chǎn)能過(guò)剩，與庫(kù)存走高的疑慮可能抵銷(xiāo)產(chǎn)能利用率利多，美林指出晶圓代工類股今年夏天或秋天，將面臨股價(jià)修正風(fēng)險(xiǎn)。

發(fā)表于：4/5/2012

基于FPGA的圖像預(yù)處理系統(tǒng)

新一代的FPGA集成了CPU或DSP內(nèi)核，可以在一片F(xiàn)PGA上進(jìn)行軟硬件協(xié)同設(shè)計(jì)，為實(shí)現(xiàn)SOPC提供了強(qiáng)大的硬件支持。本文介紹的是利用FPGA并行處理和計(jì)算能力，以Altera FPGA Stratix EP1S40為系統(tǒng)控制的核心實(shí)現(xiàn)的SOPC。

發(fā)表于：4/4/2012

基于FPGA的前向糾錯(cuò)算法

研究數(shù)字音頻無(wú)線傳輸中的前向糾錯(cuò)(FEC)算法的設(shè)計(jì)及實(shí)現(xiàn)，對(duì)前向糾錯(cuò)中的主要功能模塊，如RS編解碼、交織器與解交織器等給出基本算法及基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)和硬件描述語(yǔ)言的解決方案。選用硬件描述語(yǔ)言VerilogHDL，在開(kāi)發(fā)工具QuartusII4．2中完成軟核的綜合、布局布線和匯編，在Modelsim中進(jìn)行時(shí)序仿真驗(yàn)證，最終下栽到開(kāi)發(fā)板中進(jìn)行電路驗(yàn)證及測(cè)試。

發(fā)表于：4/3/2012

基于FPGA的總線型LVDS通信系統(tǒng)設(shè)計(jì)

我們用FPGA芯片自行設(shè)計(jì)BLVDS內(nèi)核及擴(kuò)展部分。相比之下，使用FPGA可大幅減少芯片數(shù)量，降低成本，提高系統(tǒng)可靠性，同時(shí)具有更大的靈活性和向后兼容性。由于目前尚無(wú)實(shí)用的16位VLVDS收發(fā)器芯片問(wèn)世，本設(shè)計(jì)也填補(bǔ)了專用芯片（ASIC）的空白。

發(fā)表于：4/3/2012

基于FPGA的二值圖像連通域標(biāo)記快速算法實(shí)現(xiàn)

針對(duì)高速圖像目標(biāo)實(shí)時(shí)識(shí)別和跟蹤任務(wù)，需要利用系統(tǒng)中有限的硬件資源實(shí)現(xiàn)高速、準(zhǔn)確的二值圖像連通域標(biāo)記，提出了一種適合FPGA實(shí)現(xiàn)的二值圖像連通域標(biāo)記快速算法。算法以快捷、有效的方式識(shí)別、并記錄區(qū)域間復(fù)雜的連通關(guān)系。與傳統(tǒng)的二值圖像標(biāo)記算法相比，該算法具有運(yùn)算簡(jiǎn)單性、規(guī)則性和可擴(kuò)展性的特點(diǎn)。利用FPGA實(shí)現(xiàn)該算法時(shí)，能夠準(zhǔn)確有效的識(shí)別出圖像中復(fù)雜的連通關(guān)系，產(chǎn)生正確的標(biāo)記結(jié)果。在100MHz工作時(shí)鐘下，處理384×288像素的紅外圖像能夠達(dá)到400幀／s以上的標(biāo)記速度，足夠滿足實(shí)時(shí)目標(biāo)識(shí)別系統(tǒng)的要求。

發(fā)表于：4/3/2012