中文日韩字幕无码专区,夜色资源网

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

Synopsys推出業(yè)界第一款完整的音頻IP子系統(tǒng)

全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計、驗證和制造軟件及知識產(chǎn)權(quán)（IP）供應(yīng)商新思科技公司（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）日前宣布：向市場推出其用于系統(tǒng)級芯片（SoC）設(shè)計的一套完整的、集成化硬件和軟件音頻IP子系統(tǒng)DesignWare®SoundWave Audio Subsystem。Synopsys的SoundWave音頻子系統(tǒng)完全可配置，并支持具有24位精度的從2.0到7.1聲道音頻流，以滿足諸如數(shù)字電視、機頂盒、藍光光盤播放機、便攜音頻設(shè)備及平板電腦等多樣化音頻應(yīng)用的需求。

發(fā)表于：2012/4/16

StratixIVGT:100G開發(fā)方案

Altera公司的StratixIV40nmFPGA包括StratixIVE、StratixIVGX和StratixIVGT三個系列，具有最高的密度（680k邏輯單元（LE），22.4Mbits嵌入式存儲器和1360個18×18乘法器），較佳的性能以及最低的功耗，系統(tǒng)帶寬（8.5Gbps）的48個高速收發(fā)器，以及1067Mbps(533MHz)DDR3存儲器接口)達到了前所未有的水平，并具有較好的信號完整性，適合無線通信固網(wǎng)、軍事、廣播等其他最終市場中的高端數(shù)字應(yīng)用。文章介紹了StratixIV

發(fā)表于：2012/4/13

基于FPGA和NiosII的MPEG-4視頻播放器

本系統(tǒng)在NiosII和FPGA構(gòu)成的SOPC平臺上，使用NiosII的用戶自定義指令以硬件邏輯方式實現(xiàn)MPEG-4解碼中的IQ、IDCT、MC等計算復(fù)雜、高度耗時的功能模塊，極大地提高解碼速度。從而在以GPL協(xié)議發(fā)布的XviDCodec基礎(chǔ)上，實現(xiàn)SimpleProfile視覺框架下，L1級、QCIF(177×144分辨率)、25fps的MPEG-4實時解碼，并通過DMA方式在LCD上加以顯示。

發(fā)表于：2012/4/12

Lattice ispClock5400D六輸出時鐘分配解決方案

Lattice公司的ispClock5400D是用于時鐘分配的在系統(tǒng)可編程的超低抖動的零延遲通用扇出的緩沖器,集成了超低抖動時鐘源CleanClockPLL和FlexiClock輸出區(qū)塊,可編程差分輸出標準,單個使能控制:LVDS,LVPECL,HSTL,SSTL,HCSL,MLVDS.主要用在SERDES的低成本時鐘源,ATCA,MicroTCA,AMC,PCIExpress以及差分時鐘分配等.本文介紹了ispClock5400D系列主要特性,功能方框圖,以及ispClock5400D評估板主要特性,電路圖和材料清單(BOM).

發(fā)表于：2012/4/12

意法半導(dǎo)體（ST）關(guān)于仲裁裁決的聲明

意法半導(dǎo)體（STMicroelectronics，簡稱ST；紐約證券交易所代碼：STM）宣布，2012年4月5日，意法半導(dǎo)體被根據(jù)國際商會(“ICC”)仲裁規(guī)則成立的仲裁庭裁定向恩智浦（荷蘭）半導(dǎo)體有限公司("NXP")支付約5900萬美元。

發(fā)表于：2012/4/12

純晶圓代工廠商可以寄望2012年實現(xiàn)兩位數(shù)增長

據(jù)IHS iSuppli公司的半導(dǎo)體制造與供應(yīng)市場追蹤報告，盡管面臨諸多挑戰(zhàn)，但iPad和iPhone等暢銷平板電腦及智能手機中的芯片含量增加，以及新型超薄Ultrabook的出現(xiàn)，將提高今年全球半導(dǎo)體代工產(chǎn)業(yè)的增長速度。

發(fā)表于：2012/4/11

Synopsys推出最新版Synplify FPGA綜合軟件提供新的高可靠性功能并提高基于FPGA原型驗證的效能

全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計、驗證和制造軟件及知識產(chǎn)權(quán)（IP）供應(yīng)商新思科技公司（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）日前宣布：推出其最新版的Synplify Pro® 和Synplify® Premier現(xiàn)場可編程門陣列（FPGA）綜合工具。Synplify 2012.03產(chǎn)品包括改進的綜合算法，它將運行時間提速最高達30%。此外，Synplify Premier軟件通過一種新的容錯并繼續(xù)功能而得到增強，以滿足FPGA設(shè)計師對快速周轉(zhuǎn)時間的需求；該軟件能使設(shè)計師在最后的硬件描述語言（HDL）編譯環(huán)節(jié)生成一份報告，并修正所有源自丟失或不正確設(shè)計定義的錯誤，而不是逐一修改每個錯誤并重新運行編譯步驟；這種功能力對那些可能對HDL代碼不熟悉的SoC原型設(shè)計師至關(guān)重要。此外，通過采用一個先進的功能組合，新的Synplify Premier軟件版本進一步推進在一個FPGA設(shè)計中自動化建立高可靠性和故障容忍流程，這些先進功能包括可選擇性的三重模組化冗余（TMR）、故障容忍和錯誤修正碼（ECC）存儲器和用于檢測和修正軟錯誤的Hamming-3編碼。

發(fā)表于：2012/4/11

全方位解析Qsys系統(tǒng)集成工具——幫您解決三大尖銳問題

在采用FPGA進行設(shè)計時，您的設(shè)計團隊規(guī)模是不是越來越大?您是否花費很多時間來嘗試重新使用其他人的設(shè)計?您是否花費大量的時間來進行驗證?如果是，那您一定要集中精力，接下來Altera亞太區(qū)產(chǎn)品市場經(jīng)理謝曉東將介紹Altera如何幫助您解決這三個尖銳問題。

發(fā)表于：2012/4/11

Altera的FPGA OpenCL計劃大幅度縮短了早期試用客戶的開發(fā)時間

Altera公司今天宣布，goHDR作為FPGA OpenCL計劃的早期試用客戶，通過Altera的FPGA OpenCL計劃，大幅度縮短了開發(fā)時間，顯著提高了性能。與Altera密切合作，goHDR將其專用C代碼導(dǎo)入到OpenCL標準中，不到一星期的時間便在FPGA中實現(xiàn)了這些代碼——使用傳統(tǒng)的HDL流程，這一過程一般需要3到6個月的時間。

發(fā)表于：2012/4/11

Microsemi發(fā)布用于工業(yè)和醫(yī)療LCD顯示器的 SmartFusion cSoC參考設(shè)計

致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC) 宣布提供基于SmartFusion®可定制系統(tǒng)級芯片(customizable system-on-chip，cSoC) 的工業(yè)和醫(yī)療應(yīng)用LCD顯示器參考設(shè)計。靈活的cSoC架構(gòu)使得產(chǎn)品開發(fā)人員能夠支持種類繁多的LCD面板配置選項，而且能夠以具有成本效益的遠程方式改變LCD驅(qū)動器功能，支持產(chǎn)品升級。此外，新平臺支持開放式圖形庫安全關(guān)鍵性應(yīng)用版本(Open Graphic Library Safety Critical，OpenGL SC)，這是開發(fā)安全關(guān)鍵性嵌入式顯示系統(tǒng)的相關(guān)行業(yè)標準。

發(fā)表于：2012/4/11