使用基于圖形的物理綜合加快FPGA設(shè)計(jì)時(shí)序收斂

本文首先介紹了主要的傳統(tǒng)綜合方法，并說明這些方法存在的相關(guān)問題，然后介紹基于圖形的物理綜合概念，并指出這種技術(shù)如何滿足當(dāng)前先進(jìn) FPGA 的設(shè)計(jì)需求。

發(fā)表于：4/28/2012

Maxim的安全參考設(shè)計(jì)為Spartan-6 FPGA系統(tǒng)提供授權(quán)許可管理和安全升級

Maxim Integrated Products, Inc. (NASDAQ：MXIM)推出用于保護(hù)Xilinx® Spartan®-6現(xiàn)場可編程門陣列(FPGA)的參考設(shè)計(jì)，其中包括Maxim或Xilinx免費(fèi)提供的安全保護(hù)軟件和Maxim®的1-Wire®安全存儲(chǔ)器DS28E01-100。

發(fā)表于：4/27/2012

基于FPGA和DSP技術(shù)某型飛機(jī)總線系統(tǒng)通訊軟件的設(shè)計(jì)

在分析某型飛機(jī)MILSTD1553B數(shù)據(jù)總線系統(tǒng)構(gòu)成的基礎(chǔ)上，結(jié)合其通信協(xié)議與其消息傳輸格式，建立了某型飛機(jī)總線系統(tǒng)通訊層次結(jié)構(gòu)，并運(yùn)用FPGA和DSP技術(shù)設(shè)計(jì)了此型飛機(jī)總線系統(tǒng)通訊軟件。

發(fā)表于：4/27/2012

基于FPGA與FSM的高精度測角系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

介紹了一種基于有限狀態(tài)機(jī)（FSM）的高精度角度測量系統(tǒng)。該系統(tǒng)采用Renishaw高精度增量式光電編碼器作為位置傳感器來測量角度，在FPGA上用VHDL語言描述與仿真有限狀態(tài)機(jī)，實(shí)現(xiàn)信號濾波與去抖，從而保證了計(jì)數(shù)器計(jì)數(shù)的正確性。在ARM9處理器上實(shí)現(xiàn)角度的實(shí)時(shí)計(jì)算，并控制轉(zhuǎn)臺旋轉(zhuǎn)。在激光跟蹤測量系統(tǒng)的工程應(yīng)用中驗(yàn)證了該系統(tǒng)的正確性和有效性。

發(fā)表于：4/26/2012

基于FPGA的NoC硬件系統(tǒng)設(shè)計(jì)

設(shè)計(jì)了基于FPGA的片上網(wǎng)絡(luò)系統(tǒng)硬件平臺。系統(tǒng)由大容量的FPGA、存儲(chǔ)器、高速A/D與D/A、通信接口和一個(gè)擴(kuò)展的ARM９系統(tǒng)組成。完成了集高速數(shù)字信號處理、視頻編解碼和網(wǎng)絡(luò)傳輸功能與一體的多核系統(tǒng)設(shè)計(jì)。針對典型的3×3 2D Mesh結(jié)構(gòu)的NoC系統(tǒng)應(yīng)用進(jìn)行了探討，闡述了NoC系統(tǒng)設(shè)計(jì)過程中的關(guān)鍵技術(shù)，并使用SigXplorer軟件對系統(tǒng)的信號完整性解決方案進(jìn)行了PCB的反射與串?dāng)_仿真。

發(fā)表于：4/26/2012

賽靈思重磅推出Vivado，馳騁“All Programmable”新天地

發(fā)表于：4/26/2012

基于DSP和FPGA的磁浮列車同步485通信方式研究

本文介紹了高速磁浮列車中測速定位單元與車載設(shè)備之間的通信要求，并以此為基礎(chǔ)提出了一種基于RS485物理層同步通信的實(shí)現(xiàn)方法。采用Xilinx公司XC2S100作為通信收發(fā)器，采用TI公司TMS320F2812作為通信控制器，制定了系統(tǒng)軟硬件設(shè)計(jì)方案，并通過仿真和實(shí)驗(yàn)驗(yàn)證了該方案在實(shí)際應(yīng)用中的可行性。

發(fā)表于：4/26/2012

基于NiosⅡ的U盤安全控制器設(shè)計(jì)與實(shí)現(xiàn)

針對U盤等存儲(chǔ)設(shè)備的安全隱患及用戶的安全需求，分析目前常見的解決方法，遵循靈活方便、高安全性的原則，利用SoPC技術(shù)，設(shè)計(jì)實(shí)現(xiàn)了一款基于NiosⅡ的U盤安全控制器。詳細(xì)論述了安全控制器的系統(tǒng)設(shè)計(jì)、硬件架構(gòu)、固件劃分和工作流程。采用高強(qiáng)度的密碼算法，對普通U盤中的數(shù)據(jù)進(jìn)行扇區(qū)級的加解密，保證U盤中數(shù)據(jù)的安全，具有靈活安全、易于升級的特點(diǎn)。

發(fā)表于：4/25/2012

Vivado? 設(shè)計(jì)套件是什么？

Vivado設(shè)計(jì)套件包括高度集成的設(shè)計(jì)環(huán)境和新一代從系統(tǒng)到IC級的工具，這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個(gè)基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數(shù)據(jù)、工具命令語言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據(jù)客戶需求量身定制設(shè)計(jì)流程并符合業(yè)界標(biāo)準(zhǔn)的開放式環(huán)境。賽靈思構(gòu)建的的Vivado 工具將各類可編程技術(shù)結(jié)合在一起，能夠可擴(kuò)展實(shí)現(xiàn)多達(dá)1 億個(gè)等效ASIC 門的設(shè)計(jì)。

發(fā)表于：4/25/2012

賽靈思 Vivado 設(shè)計(jì)套件震撼登場

賽靈思采用先進(jìn)的 EDA 技術(shù)和方法，提供了全新的工具套件，可顯著提高設(shè)計(jì)生產(chǎn)力和設(shè)計(jì)結(jié)果質(zhì)量，使設(shè)計(jì)者更好、更快地創(chuàng)建系統(tǒng)， 而且所用的芯片更少。

發(fā)表于：4/25/2012