Cypress公司的PSoC®5系列具有獨(dú)特的可配置模塊陣列，是真正的系統(tǒng)級(jí)解決方案，能夠通過單個(gè)芯片提供 MCU、存儲(chǔ)器、模擬和數(shù)字外設(shè)功能, 提供了一種新型的信號(hào)采集、信號(hào)處理和控制方法，并具有高精度、高帶寬和高靈活性等特點(diǎn),廣泛應(yīng)用在眾多消費(fèi)、工業(yè)和醫(yī)學(xué)應(yīng)用領(lǐng)域.本文介紹了PSoC®5主要特性, 簡(jiǎn)化的框圖, ARM Cortex-M3 框圖, 時(shí)鐘子系統(tǒng)框圖, CAN 控制器框圖以及CY8CKIT-017 CAN/LIN擴(kuò)展板主要特性,框圖,電路圖,材料清單和PCB元件布局圖.
PSoC®5 具有獨(dú)特的可配置模塊陣列，是真正的系統(tǒng)級(jí)解決方案，能夠通過單個(gè)芯片提供 MCU、存儲(chǔ)器、模擬和數(shù)字外設(shè)功能。CY8C54 系列提供了一種新型的信號(hào)采集、信號(hào)處理和控制方法，并具有高精度、高帶寬和高靈活性等特點(diǎn)。其模擬功能涵蓋了從熱電偶信號(hào)（接近直流電壓）到超聲波信號(hào)的廣泛信號(hào)范圍。CY8C54 系列可以處理數(shù)十個(gè)數(shù)據(jù)采集通道以及每個(gè) GPIO 引腳上的模擬輸入。CY8C54 系列還是一個(gè)高性能的可配置數(shù)字系統(tǒng)，具有 USB、多主控 I2C 以及 CAN 等接口。除了通信接口之外，CY8C54 系列還具有易于配置的邏輯陣列，至所有 I/O 引腳的靈活路由，以及高性能的 32 位 ARM® Cortex-M3 微處理器內(nèi)核。通過分層式電路圖設(shè)計(jì)輸入工具 PSoC® Creator™，設(shè)計(jì)人員可以使用包含眾多預(yù)建組件和布爾基元的資料庫(kù)，輕松創(chuàng)建系統(tǒng)級(jí)設(shè)計(jì)。使用CY8C54 系列不僅可以實(shí)現(xiàn)模擬和數(shù)字材料表的集成，而且只需通過簡(jiǎn)單的固件更新，即可輕松納入最新的設(shè)計(jì)變更。
PSoC®5主要特性:
?? 32 位 ARM Cortex-M3 CPU 內(nèi)核
?? 工作頻率介于 DC 至 80 MHz 之間
?? 閃速程序存儲(chǔ)器，高達(dá) 256 KB， 100,000 次寫循環(huán)， 20 年保留時(shí)間，多種安全特性
?? 高達(dá) 64 KB 的 SRAM 存儲(chǔ)器
?? 2 KB EEPROM 存儲(chǔ)器，1 百萬(wàn)次寫循環(huán)，20 年保留時(shí)間
?? 24 通道 DMA，多層 AHB 總線訪問
• 可編程鏈?zhǔn)矫枋龇蛢?yōu)先級(jí)
• 支持高帶寬 32 位傳輸
?? 低電壓，超低功耗
?? 寬廣的工作電壓范圍：0.5V 到 5.5V
?? 高效升壓調(diào)節(jié)器（輸入 0.5V，輸出 1.8V-5.0V）
?? 6 MHz 時(shí)為 2 mA
?? 低功耗模式包括：
• 300 nA 休眠模式，RAM 保留數(shù)據(jù)和 LVD
• 2 μA 睡眠模式，提供實(shí)時(shí)時(shí)鐘和低電壓復(fù)位
?? 靈活 I/O 系統(tǒng)
?? 28 至 72 個(gè) I/O （62 個(gè) GPIO、8 個(gè) SIO、2 個(gè) USBIO[1]）
?? 可從任意 GPIO 路由至任意數(shù)字或模擬外設(shè)
?? 任何 GPIO 都具有 LCD 直接驅(qū)動(dòng)功能，能夠驅(qū)動(dòng)多達(dá) 46x16個(gè)段 (Segment)[1]
?? 1.2V 至 5.5V I/O 接口電壓，多達(dá) 4 個(gè)電壓域
?? 任何引腳或端口都可設(shè)置成可接受獨(dú)立的可屏蔽 IRQ
?? 施密特觸發(fā)器 TTL 輸入
?? 所有 GPIO 均可配置為開漏高電平/ 低電平、上拉/ 下拉、High-Z 或強(qiáng)輸出
?? 在加電復(fù)位 (POR) 時(shí)可配置 GPIO 引腳的狀態(tài)
?? SIO 具有 25 mA 的灌電流能力
?? 數(shù)字外設(shè)
?? 20 至 24 個(gè)基于 PLD 的可編程通用數(shù)字模塊
?? Full CAN 2.0b RX 緩沖區(qū)（16 個(gè)）和 TX 緩沖區(qū)（8 個(gè)）[1]
?? 全速 (FS) USB 2.0 12 Mbps （采用內(nèi)部振蕩器） [1]
?? 4 個(gè) 16 位可配置定時(shí)器、計(jì)數(shù)器和 PWM 模塊
?? 標(biāo)準(zhǔn)外設(shè)庫(kù)
• 8、16、24 和 32 位定時(shí)器、計(jì)數(shù)器和 PWM
• SPI、UART、I2C
• 目錄中列出的許多其他外設(shè)
?? 高級(jí)外設(shè)庫(kù)
• 循環(huán)冗余校驗(yàn) (Cyclic Redundancy Check, CRC)
• 偽隨機(jī)序列 (Pseudo Random Sequence, PRS) 發(fā)生器
• LIN 總線 2.0
• 正交解碼器
?? 模擬外設(shè) (1.71V ≤ Vdda ≤ 5.5V)
?? -40°C 至 +85°C 時(shí)內(nèi)部電壓參考為 1.024V±0.1% (14 ppm/°C)
?? 兩個(gè) SAR ADC，在 1 Msps 時(shí)均支持 12 位[1]
?? 80 MHz， 24 位定點(diǎn)數(shù)字濾波器模塊 (DFB)，用于實(shí)現(xiàn) FIR和 IIR 濾波器[1]
?? 四個(gè) 8 位 8 Msps IDAC 或 1 Msps VDAC
?? 四個(gè)響應(yīng)時(shí)間為 75 ns 的電壓比較器
?? 四個(gè)驅(qū)動(dòng)能力為 25 mA 的未賦定運(yùn)算放大器
?? 四個(gè)可配置的多功能模擬模塊。配置示例包括 PGA、TIA、合成器以及采樣和保持
?? 編程、調(diào)試和跟蹤
?? JTAG （4 線）接口，串行線調(diào)試 (SWD) （2 線）接口，單線瀏覽器 (Single Wire Viewer, SWV)，以及 TRACEPORT 接口
?? Cortex-M3 閃存修補(bǔ)和斷點(diǎn) (FPB) 模塊
?? Cortex-M3 Embedded Trace Macrocell™ (ETM™) 可生成指令跟蹤流。
?? Cortex-M3 數(shù)據(jù)觀察點(diǎn)和跟蹤 (DWT) 可生成數(shù)據(jù)跟蹤信息
?? Cortex-M3 Instrumentation Trace Macrocell (ITM) 可用于printf 式調(diào)試
?? DWT、ETM 和 ITM 模塊可通過 SWV 或 TRACEPORT 與片外調(diào)試和跟蹤系統(tǒng)進(jìn)行通信
?? 支持通過 I2C、SPI、UART、USB 以及其他接口進(jìn)行引導(dǎo)加載程序編程
?? 高精度、可編程時(shí)鐘
?? 涵蓋整個(gè)溫度和電壓范圍的 1 至 74 MHz 內(nèi)部振蕩器
?? 4 至 33 MHz 晶振，能夠?qū)崿F(xiàn)晶振 PPM 精度
?? 內(nèi)部 PLL 能夠生成高達(dá) 80 MHz 的時(shí)鐘
?? 32.768 kHz 監(jiān)視晶振
?? 頻率為 1 kHz、33 kHz 和 100 kHz 的低功耗內(nèi)部振蕩器
?? 溫度和封裝
?? -40℃ 至 +85℃ 工業(yè)級(jí)溫度
?? 48 引腳 SSOP、68 引腳 QFN 以及 100 引腳 TQFP 封裝可供選擇__
CY8C54 系列的超低功耗閃速可編程片上系統(tǒng) (PSoC®) 器件是可伸縮 8 位 PSoC®3 和 32 位 PSoC 5 平臺(tái)不可或缺的組成部分。
CY8C54 系列圍繞 CPU 子系統(tǒng)提供了多個(gè)可配置的模擬、數(shù)字和互連電路模塊。通過將 CPU 同高度靈活的模擬子系統(tǒng)、數(shù)字子系統(tǒng)、路由及 I/O 相結(jié)合，可以在眾多消費(fèi)、工業(yè)和醫(yī)學(xué)應(yīng)用領(lǐng)域?qū)崿F(xiàn)高度集成。
圖1.PSoC®5簡(jiǎn)化的框圖
圖2.PSoC®5中的ARM Cortex-M3 框圖
圖3.PSoC®5的時(shí)鐘子系統(tǒng)框圖
圖4.PSoC®5的PSoC供電系統(tǒng)框圖
圖5.PSoC®5的CAN 控制器框圖
CY8CKIT-017 CAN/LIN擴(kuò)展板
The CY8CKIT-017 CAN/LIN Expansion Board Kit (EBK) is an expansion board that is used with the CY8CKIT-001 PSoC® Development Kit (DVK), the CY8CKIT-030 PSoC 3 Development Kit (DVK), or the CY3280-22x45 Universal CapSense® Controller (UCC) kit. It enables you to evaluate the Controller Area Network (CAN) communication capability of PSoC 3 and PSoC 5 devices. You can design your own projects with an easy-to-use CAN component in Cypress’s PSoC Creator™ software, or by altering code examples provided with this kit.
This kit also allows you to develop custom Local Interconnect Network (LIN) communication IP for any PSoC device (PSoC 1, PSoC 3, or PSoC 5). Currently no LIN user modules, components, or code examples are provided by this kit or with Cypress software. However, these LIN solutions are planned for the future.
The CY8CKIT-017 CAN/LIN EBK is used with the PSoC family of devices. PSoC 3 is a programmable system-on-chip platform for 8-, 16-, and 32-bit applications. It combines precision analog and digital logic with a high-performance 8051 single cycle per instruction pipelined processor, achieving 10 times the performance of previous 8051 processors. With PSoC, you can create the exact combination of peripherals and integrated proprietary IP to meet the needs of your applications.
This kit is primarily designed to add CAN and LIN capabilities to the CY8CKIT-001 PsoC Development Kit (DVK). This DVK has support for PSoC 1, PSoC 3, and PSoC 5 families. However, it may be necessary to obtain or purchase additional processor modules for the CY8CKIT-001 to develop applications for a particular PSoC device family.
This kit is also compatible with the CY8CKIT-030 PSoC 3 Development Kit. See the documentation for the CY8CKIT-030 DVK to see which ports this EBK can be attached to. A CY8CKIT-030 kit can generally be substituted for a CY8CKIT-001 kit when using the CY8CKIT-017 kit. Therefore, any information regarding the CY8CKIT-001 kit in this document generally also applies to the CY8CKIT- 030 kit.
CAN/LIN擴(kuò)展板包括:
■ CAN/LIN Expansion Board
■ Quick Start Guide
■ Kit CD
CAN/LIN EBK硬件包括以下功能塊:
■ CAN transceiver circuit (TJA1050)
■ LIN transceiver circuit in master configuration (TJA1020)
■ LIN transceiver circuit in slave configuration (TJA1020)
■ Three indicator LEDs
■ EBK identification circuit (not populated)
■ 40-pin (2 x 20) connector (Sullins Connector Solutions, S2111E-20-ND)
The primary functional blocks of this EBK are the three transceiver circuits: one CAN transceiver circuit and two LIN transceiver circuits. Each of these transceiver circuits enables a digital CMOS PSoC device to interface with a physical CAN or LIN bus, respectively. Without these transceiver circuits, it is impossible for CMOS devices to communicate with other CAN or LIN nodes on a CAN or LIN bus.
圖6. CAN/LIN EBK連接到CY8CKIT-001 DVK端口A
圖7. CAN/LIN EBK方框圖
圖8. CAN/LIN EBK電路圖
CAN/LIN EBK材料清單:
圖9. CAN/LIN EBK PCB元件布局圖
詳情請(qǐng)見:
http://www.cypress.com/?docID=25993
和
http://www.cypress.com/?docID=33326
