頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 基于FPGA的图像预处理系统 新一代的FPGA集成了CPU或DSP内核，可以在一片FPGA上进行软硬件协同设计，为实现SOPC提供了强大的硬件支持。本文介绍的是利用FPGA并行处理和计算能力，以Altera FPGA Stratix EP1S40为系统控制的核心实现的SOPC。 發(fā)表于：2012/4/4 基于FPGA的前向纠错算法 研究数字音频无线传输中的前向纠错(FEC)算法的设计及实现，对前向纠错中的主要功能模块，如RS编解码、交织器与解交织器等给出基本算法及基于现场可编程门阵列(FPGA)和硬件描述语言的解决方案。选用硬件描述语言VerilogHDL，在开发工具QuartusII4．2中完成软核的综合、布局布线和汇编，在Modelsim中进行时序仿真验证，最终下栽到开发板中进行电路验证及测试。 發(fā)表于：2012/4/3 基于FPGA的总线型LVDS通信系统设计 我们用FPGA芯片自行设计BLVDS内核及扩展部分。相比之下，使用FPGA可大幅减少芯片数量，降低成本，提高系统可靠性，同时具有更大的灵活性和向后兼容性。由于目前尚无实用的16位VLVDS收发器芯片问世，本设计也填补了专用芯片（ASIC）的空白。 發(fā)表于：2012/4/3 基于FPGA的二值图像连通域标记快速算法实现 针对高速图像目标实时识别和跟踪任务，需要利用系统中有限的硬件资源实现高速、准确的二值图像连通域标记，提出了一种适合FPGA实现的二值图像连通域标记快速算法。算法以快捷、有效的方式识别、并记录区域间复杂的连通关系。与传统的二值图像标记算法相比，该算法具有运算简单性、规则性和可扩展性的特点。利用FPGA实现该算法时，能够准确有效的识别出图像中复杂的连通关系，产生正确的标记结果。在100MHz工作时钟下，处理384×288像素的红外图像能够达到400帧／s以上的标记速度，足够满足实时目标识别系统的要求。 發(fā)表于：2012/4/3 交换位技术改进FPGA-PWM计数器性能 简单改变FPGA计数器规格使作为DAC功能PWM计数器的纹波降低。 發(fā)表于：2012/4/3 FPGA实现安全可靠的蓝牙通信 蓝牙技术注定会成为一项通用的低成本无线技术，可适用于一系列范围广泛的数据通信应用。但仍有两个主要方面需要进一步的考虑，即有关蓝牙通信中的数据安全性和数据完整性的问题。这两个方面会限制蓝牙技术的适用范围。在设计无线产品时，通过采用可编程逻辑，可以使蓝牙技术同时满足数据安全性和完整性的要求。 發(fā)表于：2012/4/2 基于DSP和FPGA的磁浮列车同步485通信方式 测速定位单元紧邻悬浮电磁铁及长定子绕组和铁心，处于悬浮磁场和牵引磁场中，电磁环境非常复杂，这对其通信设备的电磁兼容性能提出了很高的要求。另外，为满足牵引控制系统的需求，测速定位信号的精度要求相当高。因此，测速定位信号传输的速度、实时性及可靠性都面临挑战。基于以上考虑，本文提出了基于DSP和FPGA的磁浮列车同步485通信方式的研究，以解决上述挑战。 發(fā)表于：2012/4/2 SDRAM通用控制器的FPGA模块化设计 介绍了一种SDRAM通用控制器的FPGA模块化解决方案。基于FPGA的SDRAM控制器，以其可靠性高、可移植性强、易于集成的特点，已逐渐取代了以往的专用控制器芯片而成为主流解决方案。 發(fā)表于：2012/4/2 LatticeECP FPGA系列:AMC评估开发方案 Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增强的DSP架构，高速SERDES和高速源同步接口。LatticeECP3采用65nm技术，查找表(LUT)高达149k逻辑单元，支持高达486个用户I/O，提供高达320个18×18乘法器和各种并行I/O标准，主要用于对成本和功耗敏感的无线基础设备和有线通信。 發(fā)表于：2012/4/2 降低FPGA设计的功耗是一种协调和平衡艺术 采用FPGA进行低功耗设计并不是一件容易的事,尽管有许多方法可以降低功耗。FPGA的类型、IP核、系统设计、软件算法、功耗分析工具及个人设计方法都会对产品功耗产生影响。值得注意的是,如果使用不当,有些方法反而会增加功耗,因此必须根据实际情况选择适当的设计方法。 發(fā)表于：2012/4/1 <…297298299300301302303304305306…>
