中文字幕2019,国产午夜片无码区在线导航,成人av小姐网站在线观看

頭條

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

LatticeECP FPGA系列:AMC評估開發(fā)方案

Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強(qiáng)的DSP架構(gòu)，高速SERDES和高速源同步接口。LatticeECP3采用65nm技術(shù)，查找表(LUT)高達(dá)149k邏輯單元，支持高達(dá)486個用戶I/O，提供高達(dá)320個18×18乘法器和各種并行I/O標(biāo)準(zhǔn)，主要用于對成本和功耗敏感的無線基礎(chǔ)設(shè)備和有線通信。

發(fā)表于：2012/4/2

降低FPGA設(shè)計(jì)的功耗是一種協(xié)調(diào)和平衡藝術(shù)

采用FPGA進(jìn)行低功耗設(shè)計(jì)并不是一件容易的事,盡管有許多方法可以降低功耗。FPGA的類型、IP核、系統(tǒng)設(shè)計(jì)、軟件算法、功耗分析工具及個人設(shè)計(jì)方法都會對產(chǎn)品功耗產(chǎn)生影響。值得注意的是,如果使用不當(dāng),有些方法反而會增加功耗,因此必須根據(jù)實(shí)際情況選擇適當(dāng)?shù)脑O(shè)計(jì)方法。

發(fā)表于：2012/4/1

基于FPGA的數(shù)字交換系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

本文提出的方案，有別于常用PBX的模擬交換，是一種適用于一定規(guī)模局域網(wǎng)的數(shù)字交換機(jī)。FPGA的使用在保證了性能提高的同時，在復(fù)雜度和擴(kuò)展性方面也有了明顯的改進(jìn)。

發(fā)表于：2012/4/1

捷聯(lián)慣性組合導(dǎo)航系統(tǒng)的工程設(shè)計(jì)

捷聯(lián)慣導(dǎo)系統(tǒng)是將加速度計(jì)和陀螺儀沿載體坐標(biāo)系安裝，在進(jìn)行導(dǎo)航參數(shù)計(jì)算時，需要是導(dǎo)航坐標(biāo)系中的量。因此應(yīng)先將慣性器件測得的比力和角加速度誤差補(bǔ)償后送入計(jì)算機(jī)進(jìn)行實(shí)時計(jì)算，可以得到將比力從載體坐標(biāo)系轉(zhuǎn)換到導(dǎo)航坐標(biāo)系的姿態(tài)矩陣。通過姿態(tài)矩陣可以確定載體的姿態(tài)信息。姿態(tài)矩陣常用的即時修正方法有歐拉角法、方向余弦法和四元數(shù)法，設(shè)計(jì)采用四元數(shù)法。為進(jìn)行導(dǎo)航解算，選取地理坐標(biāo)系為導(dǎo)航坐標(biāo)系，三軸分別指向東向、北

發(fā)表于：2012/4/1

基于Logistic映射PN序列的FPGA實(shí)現(xiàn)

偽噪聲序列(PN序列)可應(yīng)用于擴(kuò)頻通信、信息加密、計(jì)算機(jī)仿真等領(lǐng)域。PN序列發(fā)生器需要一個隨機(jī)信號源和一系列的離散、量化算法及其硬件實(shí)現(xiàn)技術(shù)。確定性的混沌可以復(fù)制，具有長期不可預(yù)測性，且很難區(qū)分一個信號是來自于非確定性系統(tǒng)還是混沌系統(tǒng)。因此,混沌滿足密碼系統(tǒng)設(shè)計(jì)的基本原則，利用混沌系統(tǒng)作為PN序列的信號源已引起了國內(nèi)外學(xué)者的廣泛關(guān)注與研究。

發(fā)表于：2012/3/31

用FPGA實(shí)現(xiàn)Nios II嵌入式系統(tǒng)配置技術(shù)

本文主要根據(jù)Altera公司手冊及以前的經(jīng)驗(yàn)，設(shè)計(jì)和完成了一種新的FPGA配置文件下載更新的方法。其主要原理是在每次啟動系統(tǒng)時，由配置控制器從Flash中讀出FPGA配置文件，再下載到FPGA中以完成器件的配置功能。當(dāng)系統(tǒng)需要升級更新FPGA配置文件時，可通過網(wǎng)絡(luò)或者由主機(jī)通過JTAG(Joint Test Action Group)接口(未聯(lián)網(wǎng)時)將配置文件發(fā)送給基于Nios II處理器的嵌入式系統(tǒng)中，由Nios II處理器更新系統(tǒng)中的Flash。

發(fā)表于：2012/3/31

基于Spartan3在SoPC上實(shí)現(xiàn)波形發(fā)生器

SoPC可編程片上系統(tǒng)是一種特殊的嵌入式微處理器系統(tǒng)。首先，它是片上系統(tǒng)（SoC），即由單個芯片完成整個系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，以FPGA為硬件基礎(chǔ)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級，并具備軟硬件系統(tǒng)在線可編程的功能。

發(fā)表于：2012/3/31

混合信號FPGA的智能型驗(yàn)證流程

為了因應(yīng)市場對于較高性能、較小的系統(tǒng)尺寸及降低成本和電源的需求，系統(tǒng)設(shè)計(jì)者正將較高層級的混合信號功能整合在他們的系統(tǒng)單芯片（SoC）設(shè)計(jì)中。

發(fā)表于：2012/3/31

在嵌入式設(shè)計(jì)中降低CPLD的功耗

從事便攜式或手持產(chǎn)品設(shè)計(jì)的工程師都明白對于如今的設(shè)計(jì)，最大限度地降低功耗是必不可少的要求。但是，只有經(jīng)驗(yàn)豐富的工程師理解盡可能地延長系統(tǒng)的電池壽命的那些微妙但又重要的細(xì)節(jié)。

發(fā)表于：2012/3/30

一種基于CPLD的單片機(jī)與PCI接口設(shè)計(jì)解決方案

8位單片機(jī)在嵌入式系統(tǒng)中應(yīng)用廣泛，然而讓它直接與PCI總線設(shè)備打交道卻有其固有缺陷。8位單片機(jī)只有16位地址線，8位數(shù)據(jù)端口，而PCI總線2.0規(guī)范中，除了有32位地址數(shù)據(jù)復(fù)用AD[3～0]外，還有FRAME、IRDY、TRDY等重要的信號線。

發(fā)表于：2012/3/30