三十路人妻无码精品视频在线,亚洲人成网站日本片,亚洲乱码一区二区三区在线欧美

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

采用CPLD增強(qiáng)單片機(jī)P89C669外部設(shè)備擴(kuò)展能力

目前的單片系統(tǒng)越來越復(fù)雜，擴(kuò)展的外部設(shè)備也更多，如果能充分利用P89C669的豐富的線性地址資源，將能大大增強(qiáng)系統(tǒng)能力。在一個嵌入式系統(tǒng)開發(fā)中，筆者采用ALTERA公司的CPLD芯片EPM7032利用這款單片機(jī)的線性地址擴(kuò)展了豐富的外部設(shè)備資源。

發(fā)表于：3/10/2012

基于FPGA的高階QAM調(diào)制器的實(shí)現(xiàn)

多電平正交幅度調(diào)制MQAM(Multilevel QuadratureAmplitude Modulation)是一種振幅和相位相結(jié)合的高階調(diào)制方式，具有較高的頻帶利用率和較好的功率利用率。

發(fā)表于：3/9/2012

基于CPLD的卷積碼編解碼器的設(shè)計(jì)

本文闡述了卷積碼編解碼器的工作原理，利用CPLD器件，設(shè)計(jì)出了（2，1，6）卷積碼編解碼器。本文作者創(chuàng)新點(diǎn)是利用了EDA技術(shù)中的MAX+PLUS2作為開發(fā)工具，將設(shè)計(jì)的電路圖綜合成網(wǎng)表文件寫入其中，制成ASIC芯片，突出優(yōu)點(diǎn)是可反復(fù)編程，集成度非常高，數(shù)據(jù)速率快，自頂向下設(shè)計(jì)，查找和修改錯誤方便，同時(shí)先仿真，正確后再下載測試并應(yīng)用，因而具有較大的靈活性；根據(jù)本文提出的設(shè)計(jì)思路，可方便的設(shè)計(jì)其它卷積碼編解碼器，有廣闊的應(yīng)用前景。

發(fā)表于：3/9/2012

用CPLD實(shí)現(xiàn)DSP與PLX9054之間的連接

CPLD為設(shè)計(jì)任務(wù)從最簡單的PAL綜合設(shè)計(jì)到先進(jìn)的實(shí)時(shí)硬件現(xiàn)場升級提供了全套的解決方法。本文討論如何使用Xilinx公司的CPLD器件XC9500LV實(shí)現(xiàn)PLX9054的局部總線 (local bus)和DSP的HPI口之間的實(shí)時(shí)通信。采用這種設(shè)計(jì)可以以單字或DMA方式完成主機(jī)與DSP之間的高速數(shù)據(jù)傳輸，傳輸速率達(dá)到16Mb/s。可以應(yīng)用于實(shí)時(shí)的圖形、圖像及動畫處理場合。

發(fā)表于：3/9/2012

基于FPGA的UPFC控制器IP設(shè)計(jì)

本文利用Altera公司的Quartus開發(fā)工具設(shè)計(jì)了一個基于Avalon總線接口的UPFC控制器IP核，以便于和NiosII組成一個完整的控制系統(tǒng)。

發(fā)表于：3/8/2012

具有多個電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例

提出了多電壓軌FPGA和DSP應(yīng)用的電源解決方案，討論了功率預(yù)算和排序選擇等在系統(tǒng)水平所關(guān)注的問題。本文將著重討論如何在各種類型的點(diǎn)到負(fù)載點(diǎn)(POL)直流/直流轉(zhuǎn)換器之間做出選擇，并討論如何設(shè)計(jì)這些轉(zhuǎn)換器才能滿足直流精度以及啟動和暫態(tài)要求

發(fā)表于：3/8/2012

基于FPGA的單片彩色LCD投影機(jī)設(shè)計(jì)

隨著家庭影院概念的普及，約來越多的消費(fèi)者希望在家中享受大制作影片所帶來的強(qiáng)烈震撼。然而，昂貴的投影機(jī)卻讓很多家庭望而卻步。本文從實(shí)際應(yīng)用出發(fā)，設(shè)計(jì)了一種基于FPGA的高光效單片彩色LCD投影方式

發(fā)表于：3/8/2012

基于FPGA的射頻讀卡器設(shè)計(jì)

采用現(xiàn)成的射頻（RF）元件和現(xiàn)場可編程門陣列（FPGA）設(shè)計(jì)出既實(shí)用又符合標(biāo)準(zhǔn)的射頻讀卡器。

發(fā)表于：3/8/2012

利用XPS工具快速生成Virtex FPGA的板支持包

本文將描述 Xilinx 提供的一種創(chuàng)新解決方案，它可以簡化 RTOS BSP 的創(chuàng)建和管理。我們選擇了 WindRiver VxWorks 流程來闡明這一概念，但其蘊(yùn)含的技術(shù)是通用的，同樣適用于支持 Xilinx® 處理器的所有其他操作系統(tǒng)解決方案。

發(fā)表于：3/8/2012

用單片機(jī)實(shí)現(xiàn)SRAM工藝FPGA的加密應(yīng)用

在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進(jìn)行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進(jìn)行克隆設(shè)計(jì)。因此，在關(guān)鍵、核心設(shè)備中，必須采用加密技術(shù)保護(hù)設(shè)計(jì)者的知識產(chǎn)權(quán)。

發(fā)表于：3/8/2012