91精品国产91久久久久,日韩精品专区在线影院重磅

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

Altera首次演示FPGA與100-Gbps光模塊的互操作性

Altera公司(NASDAQ:ALTR)今天宣布，使用28-nm Stratix® V GT FPGA成功演示了與100-Gbps光模塊的互操作性，從而支持實現(xiàn)下一代100-Gbps網(wǎng)絡(luò)。這是業(yè)界第一次演示FPGA與100-Gbps光模塊的互操作性，表明了Altera®致力于幫助系統(tǒng)工程師和生產(chǎn)商開發(fā)高密度、低功耗光網(wǎng)絡(luò)。在發(fā)布今天的新聞之前，Altera還于2011年9月宣布，Gennum和Altera為下一代100Gb/s網(wǎng)絡(luò)演示了4x25Gb/s IC。這些解決方案相結(jié)合，增強了公司的光模塊產(chǎn)品，為業(yè)界應(yīng)用28 Gbps技術(shù)開辟了新途徑。

發(fā)表于：2/23/2012

Synopsys推出可用于TSMC 28納米工藝的DesignWare嵌入式存儲器和邏輯庫

全球領(lǐng)先的半導(dǎo)體設(shè)計、驗證和制造軟件及知識產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Synopsys, Inc.，納斯達(dá)克股票市場代碼：SNPS）日前宣布：即日起推出其用于臺灣積體電路制造股份有限公司（TSMC）28納米高性能（HP）和移動高性能（HPM）工藝技術(shù)的DesignWare®嵌入式存儲器和邏輯庫知識產(chǎn)權(quán)（IP）。Synopsys的DesignWare嵌入式存儲器和邏輯庫專為提供高性能、低漏電及動態(tài)功率而設(shè)計，使工程師們能夠優(yōu)化其整個系統(tǒng)級芯片（SoC）設(shè)計的速度與能效，這種平衡在移動應(yīng)用中至關(guān)重要。與DesignWareSTAR Memory System®的嵌入式測試與修復(fù)技術(shù)相結(jié)合，Synopsys的嵌入式存儲器和標(biāo)準(zhǔn)元件庫為設(shè)計者提供了一個先進(jìn)、全面的IP解決方案，可生成高性能、低功耗的28納米SoC，并降低了測試與制造成本。

發(fā)表于：2/22/2012

CPLD與16C554在航空發(fā)動機(jī)參數(shù)采集器中的應(yīng)用

通過16C554擴(kuò)展串口，其硬件接口電路簡單；復(fù)雜可編程器件CPLD的使用，將DSP較強的邏輯控制、數(shù)據(jù)處理能力以高集成度、高可靠性、高速度有機(jī)地結(jié)合起來，從而使設(shè)計的系統(tǒng)具有較高的性能價格比，設(shè)計成本和風(fēng)險大大降低。

發(fā)表于：2/22/2012

基于Nios Ⅱ軟核的人臉檢測系統(tǒng)設(shè)計

本文的人臉檢測跟蹤系統(tǒng)利用32 位Nios Ⅱ軟核處理器在FPGA上完成設(shè)計, 減小了系統(tǒng)的體積，而且在PC上開發(fā)的程序可移植到Nios Ⅱ處理器上，實現(xiàn)了片上系統(tǒng)。Nios 是性價比較高的微處理器軟核，可以方便地把用戶需要的接口和自定義的邏輯加入到系統(tǒng)中。本文介紹的方法體現(xiàn)了SoPC 嵌入式系統(tǒng)的靈活性。因此，這種方法能夠有效地縮短開發(fā)周期、同時能夠延長產(chǎn)品的生命周期、可以不斷地在原有產(chǎn)品的基礎(chǔ)上進(jìn)行升級設(shè)計。

發(fā)表于：2/21/2012

基于DSP和FPGA的水下目標(biāo)定位系統(tǒng)的信號處理模塊設(shè)計

針對水下目標(biāo)的主被動定位功能需求和具體的技術(shù)指標(biāo)要求，結(jié)合數(shù)字信號處理器(DSP)和現(xiàn)場可編程門陣列(FPGA)的各自優(yōu)勢，設(shè)計了基于DSP及FPGA的數(shù)字信號處理模塊，以此處理模塊為硬件平臺，編程實現(xiàn)了相應(yīng)的時延估計應(yīng)用程序，并進(jìn)行了實驗驗證，實驗結(jié)果表明此信號處理系統(tǒng)時延估計精度高，滿足了目標(biāo)定位的要求。

發(fā)表于：2/21/2012

使用低成本FPGA硬件和IP方案加速顯示器設(shè)計面市進(jìn)程

平板顯示器的圖像質(zhì)量是高度主觀化的指標(biāo)，而圖像增強算法的規(guī)格也在不斷的發(fā)展過程當(dāng)中。作為這個發(fā)展的一個結(jié)果，低成本的FPGA和其參考設(shè)計可以令你快速簡易的更新你的圖像增強算法。設(shè)計工程師們應(yīng)該非常期待低成本的FPGA，這些FPGA已經(jīng)被用于例如DVD播放器、等離子電視、以及高清電視這樣的大規(guī)模消費電子應(yīng)用領(lǐng)域，以往的成功經(jīng)歷可以確保這些FPGA能為設(shè)計師們的消費類應(yīng)用提供高度可靠、易于應(yīng)用的組件支持。當(dāng)然這個低成本的FPGA在伴隨著成本下降的同時，也必須不斷增加新的特殊市場功能以和新的標(biāo)準(zhǔn)和參考設(shè)計保持同步。

發(fā)表于：2/21/2012

基于ARM和FPGA的高速高空數(shù)據(jù)采集系統(tǒng)

介紹一種采用ARM與FPGA相結(jié)合的設(shè)計，實現(xiàn)了適用于高空高速實驗數(shù)據(jù)采集的系統(tǒng)，采用S3C2410作為主控芯片，實時地將實驗數(shù)據(jù)傳輸?shù)降孛鍼C控制平臺，地面PC實時控制高空實驗過程并進(jìn)行實驗?zāi)繕?biāo)數(shù)據(jù)采集。現(xiàn)場可編程門陣列(FPGA)采用Altera公司StratixⅡ系列的EP2S15器件，在控制4塊A／D轉(zhuǎn)換芯片的同時，將數(shù)據(jù)存貯在SDRAM中，并與S3C2410通過總線傳輸數(shù)據(jù)。

發(fā)表于：2/20/2012

基于ARM7與FPGA組成的可編程控制器

基于CAN現(xiàn)場總線、嵌入式微處理器S3C44B0X+FPGA設(shè)計的可編程控制器，采用了32位集成度高的嵌入式微處理器S3C44B0X為核心，簡化了電路的設(shè)計，提高了系統(tǒng)的可靠性及運行速度；通過FPGA配置I/O口，解決了眾多芯片I/O口不足的問題，滿足了工業(yè)控制領(lǐng)域的需求。同時在FPGA中實現(xiàn)的智能控制算法作為功能模塊嵌入PLC梯形圖程序中，主機(jī)執(zhí)行程序的同時，F(xiàn)PGA也在并行完成智能控制算法的運算，即不影響系統(tǒng)執(zhí)行的速度，又解決了傳統(tǒng)小型PLC不能嵌入智能算法的問題。

發(fā)表于：2/20/2012

測量位置的PSoC微控制器與LVDT

將一個LVDT（線性可變差分變壓器）連接到一個微控制器是有挑戰(zhàn)性的工作，因為一個LVDT需要交流輸入的激勵和對交流輸出的測量，以確定其可動核的位置（參考文獻(xiàn)1）。多數(shù)微控制器都缺乏專用的交流信號生成與處理能力，因此需要外部電路來產(chǎn)生無諧波、波幅與頻率穩(wěn)定的正弦波信號。要將LVDT的輸出信號波幅與相位轉(zhuǎn)換成與微控制器內(nèi)部ADC兼容的格式，一般需要添加外部電路。

發(fā)表于：2/20/2012

LATTICE在世界移動通信大會上展出最新的移動通信FPGA平臺

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布將參加于2月27日–3月1日在西班牙巴塞羅那舉辦的世界移動通信大會。萊迪思的展臺位于2.1號廳2.1A56號，并將展出公司的mobileFPGA?平臺，包括新的iCE40?和MachXO2? FPGA以及ispMACH® 4000ZE CPLD。

發(fā)表于：2/20/2012