国产精品视频久久第一页,欧美成人中文字幕在线看,日韩精品无码去免费专区

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

Altium與Altera合作發(fā)布全新在線元件資源和軟件支持

下一代電子設(shè)計軟件與服務(wù)開發(fā)商Altium公司近日宣布為Altera的Stratix® IV FPGA和MAX® V CPLD器件產(chǎn)品系列的板級元件提供全新的器件和升級，通過Altium的生態(tài)系統(tǒng)AltiumLive即可在線獲得。與此同時，在Altium的一體化電子設(shè)計系統(tǒng)Altium Designer 10最近一次升級中，也同期發(fā)布了對于Altera Stratix IV FPGA和MAX V CPLD的器件支持。

發(fā)表于：2/13/2012

基于CPLD的步進電機驅(qū)動模塊設(shè)計

數(shù)控技術(shù)是以數(shù)字量編程實現(xiàn)控制機械或其他設(shè)備自動工作的技術(shù)，數(shù)控機床就是采用了數(shù)控技術(shù)的機床，或者說裝備了數(shù)控系統(tǒng)的機床。機床數(shù)控系統(tǒng)主要由幾個部分組成：零件加工程序的輸入、數(shù)據(jù)處理、插補計算和運動機構(gòu)的控制。本文主要介紹最后一個部分運動機構(gòu)的控制，即如何控制電機的動作。可選的電機有很多種，在這里我們選擇步進電機。

發(fā)表于：2/13/2012

基于單片機及FPGA的程控濾波器設(shè)計與實現(xiàn)

本系統(tǒng)放大器增益范圍10～60dB，通頻帶1～200kHz，增益誤差小于1％。濾波器截止頻率范圍1～30kHz，誤差小于1．5％。橢圓濾波器截止頻率誤差為0，在150kHz處幅度幾乎衰減到0。誤差主要來源于時鐘頻率，當截止頻率為20kHz的時候，所需最高的時鐘頻率為2MHz，不能保證很好的時鐘沿，而且時鐘頻率也不可能精確地控制，以及放大器的非線性誤差。此外，利用DAC0800和有效值檢波電路實現(xiàn)了幅頻特性測試儀，系統(tǒng)整體性能良好。整個系統(tǒng)在單片機和FPGA的有機結(jié)合、協(xié)同控制下，工作穩(wěn)定，測量精度高，人機交互靈活。

發(fā)表于：2/13/2012

WCSP 在克服各種挑戰(zhàn)的同時不斷發(fā)展

晶圓芯片級封裝 (WCSP) 去掉了許多傳統(tǒng)的封裝步驟，例如：裸片焊接、引線接合以及芯片級倒裝片 (flip chip) 連接工藝等。這種方法使半導體客戶加速了產(chǎn)品上市進程。WCSP 應(yīng)用正擴展到一些新領(lǐng)域，并逐漸出現(xiàn)基于引腳數(shù)量和器件類型的細分市場。集成無源分立 RF 和存儲器件的 WCSP 應(yīng)用也正擴展到邏輯 IC 和 MEMS。但是這種發(fā)展也帶來了許多挑戰(zhàn)，包括裸片尺寸和引腳數(shù)的增長對板級可靠性所產(chǎn)生的影響。本文將介紹我們當前面臨的諸多挑戰(zhàn)，以及集成化和硅過孔 (TSV) 技術(shù)等一些未來發(fā)展趨勢。

發(fā)表于：2/13/2012

基于DSP的視頻采集系統(tǒng)仿真設(shè)計

數(shù)字圖象處理技術(shù)在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用，設(shè)計一種功能靈活、使用方便、便于嵌入到系統(tǒng)中的視頻信號采集電路具有重要的實用意義。

發(fā)表于：2/12/2012

基于Simulink的OSEK嵌入式軟件開發(fā)方法

目前越來越多的汽車電子系統(tǒng)的開發(fā)借助Matlab／Simulink，并且其已變成標準的開發(fā)工具。本文提出的軟件開發(fā)方法基于Sireulink環(huán)境和OSEK OS規(guī)范。在Simulink環(huán)境下開發(fā)的算法可以結(jié)合OSEK RTOS(本文為修改過的μC／OS-II)直接應(yīng)用到目標硬件上。該方法已通過實例進行了驗證，與傳統(tǒng)方法比較極大地縮短了開發(fā)時間。

發(fā)表于：2/12/2012

Cypress CY8CKIT-001 PSoC3系列開發(fā)方案

Cypress公司的CY8CKIT-001PSoC3系列開發(fā)套件(DVK)是通用的開發(fā)平臺,用來評估采用PSoC1,PSoC3或PSoC5架構(gòu)的不同解決方案和原型,可以實現(xiàn)硬件,固件和軟件開發(fā).開發(fā)套件(DVK)還包括了PSoC1,PSoC3或PSoC5系列處理器模塊.

發(fā)表于：2/12/2012

基于FPGA的乒乓球游戲的設(shè)計與實現(xiàn)

FPGA(FieldProgrammableGateArray)，現(xiàn)場可編程門陣列。它是繼PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的成果。它作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點

發(fā)表于：2/12/2012

基于CPLD和接觸式圖像傳感器的圖像采集系統(tǒng)

本文依靠接觸式圖像傳感器，采用CPLD與DSP相結(jié)合設(shè)計實現(xiàn)了適用于實時高速圖像處理的圖像采集系統(tǒng)。在系統(tǒng)中，采用兩幀輪換存儲的方式，消除了DSP的等待時間，使采集系統(tǒng)和處理系統(tǒng)可以并行獨立工作，采用復(fù)雜可編程邏輯器件，使系統(tǒng)集成度高，通用性強，接口簡單，并且可以重復(fù)編程和系統(tǒng)升級，為實現(xiàn)一個高速實時的圖像處理系統(tǒng)提供了基礎(chǔ)。

發(fā)表于：2/12/2012

PCB技術(shù)在高速設(shè)計中的特性阻抗問題

在高速設(shè)計中，可控阻抗板和線路的特性阻抗是最重要和最普遍的問題之一。首先了解一下傳輸線的定義：傳輸線由兩個具有一定長度的導體組成，一個導體用來發(fā)送信號，另一個用來接收信號（切記“回路”取代“地”的概念）。在一個多層板中，每一條線路都是傳輸線的組成部分，鄰近的參考平面可作為第二條線路或回路。一條線路成為“性能良好”傳輸線的關(guān)鍵是使它的特性阻抗在整個線路中保持恒定。

發(fā)表于：2/12/2012