123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于CPLD和接觸式圖像傳感器的圖像采集系統(tǒng)

本文依靠接觸式圖像傳感器，采用CPLD與DSP相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了適用于實(shí)時(shí)高速圖像處理的圖像采集系統(tǒng)。在系統(tǒng)中，采用兩幀輪換存儲(chǔ)的方式，消除了DSP的等待時(shí)間，使采集系統(tǒng)和處理系統(tǒng)可以并行獨(dú)立工作，采用復(fù)雜可編程邏輯器件，使系統(tǒng)集成度高，通用性強(qiáng)，接口簡(jiǎn)單，并且可以重復(fù)編程和系統(tǒng)升級(jí)，為實(shí)現(xiàn)一個(gè)高速實(shí)時(shí)的圖像處理系統(tǒng)提供了基礎(chǔ)。

發(fā)表于：2/12/2012

PCB技術(shù)在高速設(shè)計(jì)中的特性阻抗問(wèn)題

在高速設(shè)計(jì)中，可控阻抗板和線路的特性阻抗是最重要和最普遍的問(wèn)題之一。首先了解一下傳輸線的定義：傳輸線由兩個(gè)具有一定長(zhǎng)度的導(dǎo)體組成，一個(gè)導(dǎo)體用來(lái)發(fā)送信號(hào)，另一個(gè)用來(lái)接收信號(hào)（切記“回路”取代“地”的概念）。在一個(gè)多層板中，每一條線路都是傳輸線的組成部分，鄰近的參考平面可作為第二條線路或回路。一條線路成為“性能良好”傳輸線的關(guān)鍵是使它的特性阻抗在整個(gè)線路中保持恒定。

發(fā)表于：2/12/2012

基于FPGA的新型虛擬邏輯分析儀的設(shè)計(jì)

提出了一種基于FPGA的虛擬邏輯分析儀的設(shè)計(jì)。該系統(tǒng)對(duì)采集到的模擬或數(shù)字信號(hào)進(jìn)行存儲(chǔ)、處理和邏輯分析。通過(guò)FPGA控制數(shù)據(jù)單次或連續(xù)采集、緩沖，通過(guò)PCI總線將緩沖區(qū)數(shù)據(jù)轉(zhuǎn)移到硬盤管理卡，由硬盤管理卡將數(shù)據(jù)存入海量硬盤。

發(fā)表于：2/11/2012

DDS調(diào)頻信號(hào)發(fā)生器的FPGA電路設(shè)計(jì)

用FPGA實(shí)現(xiàn)DDS調(diào)頻信號(hào)電路較采用專用DDS芯片更為靈活，只要改變FPGA中ROM內(nèi)的數(shù)據(jù)和控制參數(shù)，DDS就可以產(chǎn)生任意調(diào)制波形，且分辨率高，具有相當(dāng)大的靈活性。相比之下，DDS的功能完全取決于設(shè)計(jì)需求，可以復(fù)雜也可以簡(jiǎn)單，而且FPGA芯片還支持在系統(tǒng)現(xiàn)場(chǎng)升級(jí)。另外，將DDS設(shè)計(jì)嵌入到FPGA芯片所構(gòu)成的系統(tǒng)中，其系統(tǒng)成本并不會(huì)增加多少，而購(gòu)買專用芯片的價(jià)格則是前者的很多倍。所以采用FPGA來(lái)設(shè)計(jì)DDS系統(tǒng)具有很高的性價(jià)比。

發(fā)表于：2/11/2012

基于CPLD響高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

針對(duì)復(fù)雜液壓系統(tǒng)數(shù)據(jù)采集的特點(diǎn)，采用數(shù)據(jù)流驅(qū)動(dòng)多模塊并行技術(shù)和USB2.O接口，設(shè)計(jì)了基于CPLD+FX2的高速便攜式數(shù)據(jù)采集系統(tǒng)，同時(shí)給出了自主開(kāi)發(fā)的USB設(shè)備在LABVIEW中的簡(jiǎn)便驅(qū)動(dòng)方法。實(shí)踐表明，該方案大大提高了系統(tǒng)的采集、傳輸速率，具有電路設(shè)計(jì)簡(jiǎn)單、可靠性高扣易移植等特點(diǎn)。

發(fā)表于：2/11/2012

手機(jī)PCB可靠性的設(shè)計(jì)方案

射頻(RF)電路板設(shè)計(jì)由于在理論上還有很多不確定性，因此常被形容為一種“黑色藝術(shù)”，但這個(gè)觀點(diǎn)只有部分正確，RF電路板設(shè)計(jì)也有許多可以遵循的準(zhǔn)則和不應(yīng)該被忽視的法則。

發(fā)表于：2/11/2012

基于Matlab和Simulink仿真環(huán)境的CAN總線專用工具包

CANbus (Controller Area Network) 即控制器局域網(wǎng)，是國(guó)際上應(yīng)用最廣泛的開(kāi)放式現(xiàn)場(chǎng)總線之一。作為一種技術(shù)先進(jìn)、可靠性高、功能完善、成本合理的遠(yuǎn)程網(wǎng)絡(luò)通訊控制方式，CANbus已被廣泛應(yīng)用到各個(gè)自動(dòng)化控制系統(tǒng)中。例如，在汽車電子、自動(dòng)控制、智能大廈、電力系統(tǒng)、安防監(jiān)控等各領(lǐng)域。

發(fā)表于：2/11/2012

在選用FPGA進(jìn)行設(shè)計(jì)時(shí)降低功耗的方法

傳統(tǒng)意義上，ASIC和CPLD是低功耗競(jìng)爭(zhēng)中當(dāng)仁不讓的贏家。但是由于相對(duì)成本較高，且用戶對(duì)高端性能和額外邏輯的要求也越來(lái)越多，在低功耗應(yīng)用中使用CPLD正在失去優(yōu)勢(shì)。ASIC也面臨相同的風(fēng)險(xiǎn)。而例如FPGA這樣日益增長(zhǎng)的可編程半導(dǎo)體器件正逐步成為備受青睞的解決方案。

發(fā)表于：2/11/2012

PCB板干膜防焊膜應(yīng)用步驟

干膜阻焊劑是以一種光敏聚合物膜的形態(tài)出現(xiàn)的，不是普通狀態(tài)的液體狀或糊狀，這層光敏聚合物膜夾在兩層保護(hù)層之間，這兩層保護(hù)層保護(hù)中間的感光乳劑膜以防止其在操作過(guò)程中受到破壞。

發(fā)表于：2/11/2012

引進(jìn)Mentor Graphics的Veloce硬件仿真器，Altera公司縮短其下一代產(chǎn)品的發(fā)布周期

作為高性能系統(tǒng)驗(yàn)證解決方案的領(lǐng)導(dǎo)者，Mentor Graphics Corp (納斯達(dá)克: MENT)今天宣布，革新的定制邏輯解決方案領(lǐng)導(dǎo)者Altera公司已經(jīng)采用Veloce ®仿真器平臺(tái)，以實(shí)現(xiàn)針對(duì)其下一代產(chǎn)品的快速驗(yàn)證。Altera公司的解決方案應(yīng)用廣泛，包括汽車自動(dòng)化，廣播，計(jì)算機(jī)與存儲(chǔ)，消費(fèi)，工業(yè)，醫(yī)療，軍事，測(cè)試與測(cè)量，無(wú)線與有線等領(lǐng)域。

發(fā)表于：2/10/2012