頭條 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。 最新資訊 第十四屆中國國際高新技術(shù)成果交易會電子展 中國國際高新技術(shù)成果交易會電子展ELEXCON（簡稱：高交會電子展）是中國科技第一展——高交會的重要組成部分，以專業(yè)性和國際性成為高交會獨具特色的專業(yè)展，同時被譽為中國最熱門的“電子元器件、材料與組裝展”。全面展示電子元器件、電子材料、制造設(shè)備、測試認證服務(wù)等電子產(chǎn)業(yè)基礎(chǔ)產(chǎn)品、技術(shù)與方案。同期將推出被動元件、市場大會、大師講堂等熱門主題的系列活動。 發(fā)表于：2012/2/3 三款新器件提升了深受歡迎的LatticeECP3?FPGA系列的功耗效率和性能，縮小了封裝尺寸 萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布，即可獲取增加至非常成功的LatticeECP3?FPGA系列的低功耗、高速和迷你封裝器件。新的增值器件是功耗和空間受限的專業(yè)攝像機、監(jiān)控攝像機、醫(yī)療圖像、視頻通信，和小尺寸的有線和無線應(yīng)用的理想選擇。LatticeECP3低功耗FPGA的功耗比標準的器件平均低30％，比高速FPGA運行快10％。添加的新系列還包括業(yè)界最小的具有高速SERDES、DDR3存儲器接口的FPGA。具有SERDES的迷你FPGA比相同邏輯功能的標準LatticeECP3器件的尺寸小66％。 發(fā)表于：2012/2/3 基于DDS的電路板檢測儀信號源設(shè)計 基于DDS的電路板檢測儀信號源設(shè)計,針對某型導(dǎo)彈測試設(shè)備電路板檢測儀激勵信號源具體要求，采用了基于直接數(shù)字頻率合成技術(shù)(DDS)的信號發(fā)生器設(shè)計方法，介紹了DDS的工作原理，詳細闡述了基于FPGA設(shè)計DDS信號發(fā)生器的主要環(huán)節(jié)和實現(xiàn)的方法。采用了硬件描述語言VerilogHDL，完成了信號發(fā)生器的電路設(shè)計和功能仿真，并通過DE2-70開發(fā)板結(jié)合嵌入式邏輯分析儀SignalTapⅡ進行了分析驗證。實驗結(jié)果表明，該信號發(fā)生器能較好地產(chǎn)生所需激勵信號，具有較高的實用價值。 發(fā)表于：2012/2/3 基于DDS+PLL的X—Band信號源設(shè)計 將DDS和PLL技術(shù)結(jié)合起來，采用DDS直接激勵PLL的混合頻率合成方案完成了X波段微波變頻信號源的設(shè)計，一定程度上解決了頻率分辨率、頻率轉(zhuǎn)換速度和相位噪聲的問題，并完成了實機研制、系 發(fā)表于：2012/2/3 基于FPGA的PCM30/32路系統(tǒng)信號同步數(shù)字復(fù)接設(shè)計[圖] 本文主要依據(jù)PCM30/32基群信號的特點，結(jié)合FPGA建模仿真，利用QuartusⅡ8.0仿真綜合軟件，實現(xiàn)4路低速信號的同步時分復(fù)用，提高信號傳輸效率；并在分解端將其分解還原為4路原始信號。功能仿真結(jié)果正確，在允許的信號延時下實現(xiàn)了系統(tǒng)主要功能。系統(tǒng)基于FPGA的設(shè)計，便于功能修改和擴展，只需實時修改內(nèi)部參數(shù)即可。 發(fā)表于：2012/2/3 采用混合信號FPGA實現(xiàn)智能化熱管理 傳統(tǒng)上，人們一直采用熱敏電阻、熱耦或分離式溫度測量芯片來測量系統(tǒng)溫度。而且，隨著系統(tǒng)速度越來越快，系統(tǒng)的相對尺寸越來越小，溫度測量也變得越來越重要。 發(fā)表于：2012/2/2 基于FPGA和AD1836的I2S接口設(shè)計 AD1836是ADI公司新推出的一款高性能的單片聲碼器，適用于數(shù)字音頻系統(tǒng)。它采用5V供電，數(shù)字接口輸入輸出電平為LVTTL電平，可以直接和一般的FPGA連接。AD1836集成了3路立體的D/A和兩路立體的A/D，參考電壓為2.25V，為了降低信號的干擾，模擬信號的輸入輸出均采用差分的形式，輸入輸出模擬信號的最大峰峰值為5.6V。其中A/D和D/A的數(shù)字接口可以配置為I2S接口模式，本文主要以AD1836中的D/A為例介紹I2S接口的設(shè)計。 發(fā)表于：2012/2/2 如何實現(xiàn)微控制器與FPGA的接口設(shè)計 將近一半的嵌入式設(shè)計用到FPGA，僅次于微控制器。FPGA可用于執(zhí)行任何膠合邏輯、自定義IP 、計算密集型算法加速器。通過采取一些處理任務(wù)， FPGA可以幫助提高系統(tǒng)性能，從而使單片機從周期密集的任務(wù)中騰出部分時間。FPGA還提供優(yōu)良的性能特點和更的靈活性，以適應(yīng)不斷變化的標準。 發(fā)表于：2012/2/2 Virtex-5 FPGA設(shè)計Gbps無線通信基站 本文基于Virtex-5FPGA設(shè)計面向未來移動通信標準的Gbps無線通信基站系統(tǒng)，具有完全的可重配置性，可以完成MIMO、OFDM及LDPC等復(fù)雜信號處理算法，實現(xiàn)1Gbps速率的無線通信。 發(fā)表于：2012/2/2 基于Virtex5高性能FPGA的脈沖激光測距系統(tǒng)設(shè)計 不用門控電路控制脈沖計數(shù)，而直接利用高速數(shù)據(jù)采集器件及計算機進行數(shù)據(jù)采集和處理，可以獲得大量的回波信息。面對高速率的傳輸數(shù)據(jù)，高性能FPGA的接口設(shè)計便成為連接前端A／D與后端信號處理器的紐帶。 發(fā)表于：2012/2/2 ?…315316317318319320321322323324…?
