和上司交换娇妻在线播放,香蕉久久久久久久AV网站,菠萝蜜在线

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

賽靈思第一批7系列FPGA目標(biāo)設(shè)計平臺亮相DesignCon 2012展會

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）宣布推出其首批用于加速 28nm 7 系列FPGA系統(tǒng)開發(fā)與集成能力提升的目標(biāo)設(shè)計平臺。賽靈思針對 FPGA 系統(tǒng)設(shè)計和集成的目標(biāo)設(shè)計平臺方法提供了業(yè)界最全面的開發(fā)套件，包括開發(fā)板、ISE 設(shè)計套件工具、IP 核、參考設(shè)計和 FPGA 夾層卡 (FMC)，能幫助設(shè)計人員立即啟動應(yīng)用開發(fā)。

發(fā)表于：2/1/2012

賽靈思推出首批加速 7 系列 FPGA 設(shè)計生產(chǎn)力和系統(tǒng)集成的設(shè)計平臺

賽靈思在 DesignCon 2012 展會上推出面向 28nm 7 系列 FPGA 的目標(biāo)設(shè)計平臺——3 款最新開發(fā)套件，其中包括Kintex®-7 FPGA KC705 評估套件、Virtex®-7 FPGA VC707 評估套件，以及與安富利電子元件部（Avnet Electronic Marketing）聯(lián)合開發(fā)的 Kintex®-7 FPGA DSP 套件。

發(fā)表于：2/1/2012

借助賽靈思第二代目標(biāo)設(shè)計平臺贏取新的市場

為幫助客戶評估最符合需求的 FPGA，并讓客戶的設(shè)計快速啟動和運(yùn)行，賽靈思公司推出了首批三種支持 28nm 7 系列 FPGA 的目標(biāo)設(shè)計平臺。其中Virtex®-7 和 Kintex?-7 FPGA 基礎(chǔ)套件包括靈活混合信號子卡以及行業(yè)標(biāo)準(zhǔn)的 FMC 接插件。除了這些基礎(chǔ)套件之外，安富利也推出了 Xilinx® Kintex-7 FPGA DSP 套件，可幫助客戶充分利用 FPGA 在多 DSP 任務(wù)處理和更快運(yùn)行速度方面的優(yōu)勢。

發(fā)表于：2/1/2012

基于PSoC的CapSense方案可簡化電容性觸摸感測設(shè)計

與傳統(tǒng)的機(jī)械按鈕、滑塊和電位計相比，電容性觸摸感測技術(shù)具有很多優(yōu)勢，并正在迅速成為從移動電話菜單導(dǎo)航到汽車面板顯示屏按鈕等諸多應(yīng)用的首選輸入技術(shù)。本文介紹賽普拉斯公司開發(fā)的低成本電容性觸摸感測設(shè)計方案。

發(fā)表于：2/1/2012

基于CPLD的任意波形發(fā)生器

任意波形發(fā)生器(Arbitrary Wave Generator,以下簡稱AWG)在通信系統(tǒng)、測試系統(tǒng)等方面得到廣泛應(yīng)用。本文利用自主研制的150 MSPS (Million Sampling Per Second)12位DAC (Digital Analog Converter)和300MSPS 12位DAC，基于CPLD技術(shù)，設(shè)計了一種AWG。要產(chǎn)生的波形通過上位機(jī)軟件設(shè)置，然后將波形數(shù)據(jù)下載到AWG，AWG在CPLD的高速控制電路下將波形數(shù)據(jù)送高速DAC進(jìn)行轉(zhuǎn)換形成所要的波形。下面先分析AWG的硬件結(jié)構(gòu)。

發(fā)表于：2/1/2012

AD977A在腦電信號采集系統(tǒng)中的應(yīng)用

由于腦電信號處理一般都是基于數(shù)字技術(shù)，因此電極采集到的模擬信號經(jīng)信號調(diào)理后，通過A／D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號是必不可少的過程。這里提出一種基于FPGA和AD977A的腦電信號數(shù)據(jù)采集系統(tǒng)，采用FPGA作為信號處理器，并控制模數(shù)轉(zhuǎn)換，從而實(shí)現(xiàn)高可靠性，高通用性的腦電信號數(shù)據(jù)采集系統(tǒng)。

發(fā)表于：2/1/2012

基于FPGA的高速SDRAM控制器的視頻應(yīng)用

SDRAM(同步動態(tài)存儲器)是一種應(yīng)用廣泛的存儲器，具有容量大、數(shù)據(jù)讀寫速度快、價格低廉等優(yōu)點(diǎn)，特別適合那些需要海量存儲器的應(yīng)用領(lǐng)域，例如視頻方面。

發(fā)表于：2/1/2012

賽靈思發(fā)布 ISE 13.4 設(shè)計套件進(jìn)一步擴(kuò)展對 7 系列的支持并提升設(shè)計生產(chǎn)力

最新版本包含全新 MicroBlaze 微控制器系統(tǒng)，支持二維眼圖掃描的增強(qiáng)型調(diào)試功能以及面向Artix-7和Virtex-7XTFPGA的部分可重配置功能

發(fā)表于：1/31/2012

基于CPLD的高速可程控數(shù)字延遲線系統(tǒng)的設(shè)計

針對蘭州重離子加速器冷卻儲存環(huán)（HIRFL-CSR）踢軌磁鐵（Kicker）電源的需要，設(shè)計了一種基于可編程邏輯器件（CPLD）的高速可程控數(shù)字延遲線系統(tǒng)。文中分析介紹了數(shù)字延遲線系統(tǒng)結(jié)構(gòu)、工作原理及CPLD芯片的設(shè)計并給出了仿真波形。該方案滿足了Kicker電源對脈沖進(jìn)行適當(dāng)延遲的要求，解決了Kicker電源系統(tǒng)脈沖同步的問題。

發(fā)表于：1/31/2012

基于ARM的FPGA加載配置實(shí)現(xiàn)方案

基于SRAM工藝FPGA在每次上電后需要進(jìn)行配置，通常情況下FPGA的配置文件由片外專用的EPROM來加載。這種傳統(tǒng)配置方式是在FPGA的功能相對穩(wěn)定的情況下采用的。在系統(tǒng)設(shè)計要求配置速度高、容量大、以及遠(yuǎn)程升級時，這種方法就顯得很不實(shí)際也不方便。本文介紹了通過ＡＲＭ對可編程器件進(jìn)行配置的的設(shè)計和實(shí)現(xiàn)。

發(fā)表于：1/31/2012