一区二区在线不卡视频,国产免费观看不卡黄AV片,国产av人人夜夜澡人人爽

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時(shí)間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買(mǎi)下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

基于CPLD的單片機(jī)PCI接口設(shè)計(jì)

詳細(xì)闡述一種利用CPLD實(shí)現(xiàn)的8位單片機(jī)與PCI設(shè)備間的通信接口方案，給出用ABEL HDL編寫(xiě)的主要源程序。該方案在實(shí)踐中檢驗(yàn)通過(guò)。

發(fā)表于：1/31/2012

用于位置測(cè)量的PSoC微控制器與LVDT

與傳統(tǒng)微控制器相比，Cypress半導(dǎo)體公司的PSoC微控制器含有用戶可配置的邏輯和模擬模塊，簡(jiǎn)化交流信號(hào)的生成與測(cè)量。PSoC器件具有無(wú)需連續(xù)CPU的干預(yù)就能生成模擬信號(hào)的獨(dú)特功能。PSoC靈活的模擬與數(shù)字模塊可以驅(qū)動(dòng)一支LVDT，并無(wú)需外部電路就可以測(cè)量其輸出。圖1顯示的是LVDT接口的完整電路，圖2顯示的是PSoC微控制器的內(nèi)部電路框圖。

發(fā)表于：1/30/2012

基于FPGA的VGA圖象信號(hào)發(fā)生器設(shè)計(jì)

本文采用FPGA＋MCU方案，利用了Cyclone系列的FPGA高達(dá)上百兆的工作頻率特性為圖像數(shù)據(jù)處理提供了良好的實(shí)時(shí)性，其內(nèi)部集成的數(shù)字鎖相環(huán)為系統(tǒng)的工作時(shí)鐘提供的良好的穩(wěn)定性，其內(nèi)部嵌入的存儲(chǔ)器可以存儲(chǔ)一定容量的圖像信息，豐富的I/O資源可以隨即擴(kuò)展外接大容量存儲(chǔ)器的特性，因此由 FPGA完成對(duì)圖像數(shù)據(jù)的處理及產(chǎn)生行場(chǎng)掃描時(shí)序信號(hào)。

發(fā)表于：1/30/2012

基于FPGA的新型數(shù)字電壓表設(shè)計(jì)

本文采用National Semiconductor。公司性能優(yōu)越的8位A／D轉(zhuǎn)換器ADC0809對(duì)模擬電壓采樣，以一片高性能FPGA芯片為控制核心，以軟件實(shí)現(xiàn)了諸多硬件功能，對(duì)電壓信號(hào)的轉(zhuǎn)換結(jié)果進(jìn)行準(zhǔn)確實(shí)時(shí)的運(yùn)算處理并送出顯示。系統(tǒng)的主要功能都集成在一塊芯片上，大大減少了系統(tǒng)的分立元件數(shù)量，降低了功耗，增加了可靠性，較好地實(shí)現(xiàn)了電壓的精準(zhǔn)測(cè)量。

發(fā)表于：1/30/2012

基于FPGA的非對(duì)稱同步FIFO設(shè)計(jì)

FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應(yīng)用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應(yīng)用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過(guò)同步FIFO來(lái)連接8位A/D和16位數(shù)據(jù)總線的MCU，但是由于目前同步FIFO器件的輸入與輸出數(shù)據(jù)總線寬度相等，不能滿足這種應(yīng)用，因此通常采用輸入與輸出數(shù)據(jù)總線寬度均為8位的同步FIFO作為它們之間的數(shù)據(jù)緩沖，并對(duì)MCU數(shù)據(jù)總線的高8位采用軟件進(jìn)行屏蔽，或是在同步FIFO外圍增加數(shù)據(jù)鎖存器及邏輯控制器件的方法解決。為了提高效率和降低系統(tǒng)設(shè)計(jì)的難度，本文采用VHDL描述語(yǔ)言，充分利用Xilinx公司Spartan II FPGA的系統(tǒng)資源，設(shè)計(jì)實(shí)現(xiàn)了一種非對(duì)稱同步FIFO(輸入與輸出數(shù)據(jù)總線寬度不一致的同步FIFO)，它不僅提供數(shù)據(jù)緩沖，而且能進(jìn)行數(shù)據(jù)總線寬度的轉(zhuǎn)換。

發(fā)表于：1/30/2012

全球業(yè)界領(lǐng)袖Jeff Waters加入Altera，成為資深副總裁兼總經(jīng)理

Altera公司近日宣布，在產(chǎn)品開(kāi)發(fā)、市場(chǎng)和全球部門(mén)管理方面引領(lǐng)業(yè)界20年的商業(yè)領(lǐng)袖Jeff Waters加入公司，成為資深副總裁兼軍事、工業(yè)和計(jì)算部門(mén)的總經(jīng)理。Waters及其團(tuán)隊(duì)負(fù)責(zé)這些領(lǐng)域的系統(tǒng)解決方案開(kāi)發(fā)和市場(chǎng)。他直接向Altera總裁、CEO兼董事會(huì)主席John Daane負(fù)責(zé)。

發(fā)表于：1/30/2012

基于DSP和FPGA的機(jī)器人聲控系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

系統(tǒng)充分利用了DSP的高處理速度和可擴(kuò)展的片外存儲(chǔ)空間，具有高速、實(shí)時(shí)、識(shí)別率高的特點(diǎn)并支持大的語(yǔ)音庫(kù)，F(xiàn)PGA的使用使系統(tǒng)電路獲得簡(jiǎn)化，一片F(xiàn)LEXl0KE芯片可以完成2個(gè)步進(jìn)電機(jī)的時(shí)序控制。雖然在處理速度和語(yǔ)音庫(kù)的存儲(chǔ)容量上與PC機(jī)系統(tǒng)具有一定的差距，但在機(jī)器人的微型化、低功耗和特定功能實(shí)現(xiàn)上，以DSP和FPGA為核心的嵌入式系統(tǒng)無(wú)疑具有廣闊的前景。

發(fā)表于：1/24/2012

CPLD與16C554在航空發(fā)動(dòng)機(jī)參數(shù)采集器中的應(yīng)用

通過(guò)16C554擴(kuò)展串口，其硬件接口電路簡(jiǎn)單；復(fù)雜可編程器件CPLD的使用，將DSP較強(qiáng)的邏輯控制、數(shù)據(jù)處理能力以高集成度、高可靠性、高速度有機(jī)地結(jié)合起來(lái)，從而使設(shè)計(jì)的系統(tǒng)具有較高的性能價(jià)格比，設(shè)計(jì)成本和風(fēng)險(xiǎn)大大降低。

發(fā)表于：1/24/2012

如何采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速

當(dāng)今的設(shè)計(jì)工程師受到面積、功率和成本的約束，不能采用GHz級(jí)的計(jì)算機(jī)實(shí)現(xiàn)嵌入式設(shè)計(jì)。在嵌入式系統(tǒng)中，通常是由相對(duì)數(shù)量較少的算法決定最大的運(yùn)算需求

發(fā)表于：1/23/2012

基于ADSP21060和VirtexII的圖像處理系統(tǒng)設(shè)計(jì)

本文討論了系統(tǒng)的功能任務(wù)、系統(tǒng)結(jié)構(gòu)、FPGA設(shè)計(jì)的邏輯模塊、DSP的軟件結(jié)構(gòu)和原理樣機(jī)的實(shí)驗(yàn)結(jié)果。

發(fā)表于：1/22/2012