另类重口特殊av无码,国产激情综合在线看,日韩精品中文字幕第1页

頭條

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于ARM的FPGA加載配置實(shí)現(xiàn)方案

基于SRAM工藝FPGA在每次上電后需要進(jìn)行配置，通常情況下FPGA的配置文件由片外專用的EPROM來加載。這種傳統(tǒng)配置方式是在FPGA的功能相對穩(wěn)定的情況下采用的。在系統(tǒng)設(shè)計(jì)要求配置速度高、容量大、以及遠(yuǎn)程升級時(shí)，這種方法就顯得很不實(shí)際也不方便。本文介紹了通過ＡＲＭ對可編程器件進(jìn)行配置的的設(shè)計(jì)和實(shí)現(xiàn)。

發(fā)表于：2012/1/31

FPGA與DS18B20型溫度傳感器通信的實(shí)現(xiàn)

在系統(tǒng)中，F(xiàn)PGA可以分擔(dān)許多主處理器的工作，提高整體實(shí)時(shí)性，降低CPU處理的嚴(yán)格實(shí)時(shí)約束，從而降低CPU軟件處理的難度。同時(shí)，由于ACTEL公司的ProASICplus系列FPGA的保密特性，可以增強(qiáng)產(chǎn)品知識產(chǎn)權(quán)的保護(hù)。本設(shè)計(jì)應(yīng)用在電力監(jiān)控產(chǎn)品中。測量出的裝置內(nèi)部溫度用于電量測量精度補(bǔ)償和報(bào)警，對保證產(chǎn)品測量精度和可靠運(yùn)行具有重要意義。48位ID值用于產(chǎn)品的惟一編碼標(biāo)識和以太網(wǎng)MAC地址，便于產(chǎn)品生產(chǎn)、維護(hù)和管理。

發(fā)表于：2012/1/31

基于CPLD的單片機(jī)PCI接口設(shè)計(jì)

詳細(xì)闡述一種利用CPLD實(shí)現(xiàn)的8位單片機(jī)與PCI設(shè)備間的通信接口方案，給出用ABEL HDL編寫的主要源程序。該方案在實(shí)踐中檢驗(yàn)通過。

發(fā)表于：2012/1/31

用于位置測量的PSoC微控制器與LVDT

與傳統(tǒng)微控制器相比，Cypress半導(dǎo)體公司的PSoC微控制器含有用戶可配置的邏輯和模擬模塊，簡化交流信號的生成與測量。PSoC器件具有無需連續(xù)CPU的干預(yù)就能生成模擬信號的獨(dú)特功能。PSoC靈活的模擬與數(shù)字模塊可以驅(qū)動一支LVDT，并無需外部電路就可以測量其輸出。圖1顯示的是LVDT接口的完整電路，圖2顯示的是PSoC微控制器的內(nèi)部電路框圖。

發(fā)表于：2012/1/30

基于FPGA的VGA圖象信號發(fā)生器設(shè)計(jì)

本文采用FPGA＋MCU方案，利用了Cyclone系列的FPGA高達(dá)上百兆的工作頻率特性為圖像數(shù)據(jù)處理提供了良好的實(shí)時(shí)性，其內(nèi)部集成的數(shù)字鎖相環(huán)為系統(tǒng)的工作時(shí)鐘提供的良好的穩(wěn)定性，其內(nèi)部嵌入的存儲器可以存儲一定容量的圖像信息，豐富的I/O資源可以隨即擴(kuò)展外接大容量存儲器的特性，因此由 FPGA完成對圖像數(shù)據(jù)的處理及產(chǎn)生行場掃描時(shí)序信號。

發(fā)表于：2012/1/30

基于FPGA的新型數(shù)字電壓表設(shè)計(jì)

本文采用National Semiconductor。公司性能優(yōu)越的8位A／D轉(zhuǎn)換器ADC0809對模擬電壓采樣，以一片高性能FPGA芯片為控制核心，以軟件實(shí)現(xiàn)了諸多硬件功能，對電壓信號的轉(zhuǎn)換結(jié)果進(jìn)行準(zhǔn)確實(shí)時(shí)的運(yùn)算處理并送出顯示。系統(tǒng)的主要功能都集成在一塊芯片上，大大減少了系統(tǒng)的分立元件數(shù)量，降低了功耗，增加了可靠性，較好地實(shí)現(xiàn)了電壓的精準(zhǔn)測量。

發(fā)表于：2012/1/30

基于FPGA的非對稱同步FIFO設(shè)計(jì)

FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應(yīng)用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應(yīng)用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過同步FIFO來連接8位A/D和16位數(shù)據(jù)總線的MCU，但是由于目前同步FIFO器件的輸入與輸出數(shù)據(jù)總線寬度相等，不能滿足這種應(yīng)用，因此通常采用輸入與輸出數(shù)據(jù)總線寬度均為8位的同步FIFO作為它們之間的數(shù)據(jù)緩沖，并對MCU數(shù)據(jù)總線的高8位采用軟件進(jìn)行屏蔽，或是在同步FIFO外圍增加數(shù)據(jù)鎖存器及邏輯控制器件的方法解決。為了提高效率和降低系統(tǒng)設(shè)計(jì)的難度，本文采用VHDL描述語言，充分利用Xilinx公司Spartan II FPGA的系統(tǒng)資源，設(shè)計(jì)實(shí)現(xiàn)了一種非對稱同步FIFO(輸入與輸出數(shù)據(jù)總線寬度不一致的同步FIFO)，它不僅提供數(shù)據(jù)緩沖，而且能進(jìn)行數(shù)據(jù)總線寬度的轉(zhuǎn)換。

發(fā)表于：2012/1/30

全球業(yè)界領(lǐng)袖Jeff Waters加入Altera，成為資深副總裁兼總經(jīng)理

Altera公司近日宣布，在產(chǎn)品開發(fā)、市場和全球部門管理方面引領(lǐng)業(yè)界20年的商業(yè)領(lǐng)袖Jeff Waters加入公司，成為資深副總裁兼軍事、工業(yè)和計(jì)算部門的總經(jīng)理。Waters及其團(tuán)隊(duì)負(fù)責(zé)這些領(lǐng)域的系統(tǒng)解決方案開發(fā)和市場。他直接向Altera總裁、CEO兼董事會主席John Daane負(fù)責(zé)。

發(fā)表于：2012/1/30

基于DSP和FPGA的機(jī)器人聲控系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

系統(tǒng)充分利用了DSP的高處理速度和可擴(kuò)展的片外存儲空間，具有高速、實(shí)時(shí)、識別率高的特點(diǎn)并支持大的語音庫，F(xiàn)PGA的使用使系統(tǒng)電路獲得簡化，一片F(xiàn)LEXl0KE芯片可以完成2個(gè)步進(jìn)電機(jī)的時(shí)序控制。雖然在處理速度和語音庫的存儲容量上與PC機(jī)系統(tǒng)具有一定的差距，但在機(jī)器人的微型化、低功耗和特定功能實(shí)現(xiàn)上，以DSP和FPGA為核心的嵌入式系統(tǒng)無疑具有廣闊的前景。

發(fā)表于：2012/1/24

CPLD與16C554在航空發(fā)動機(jī)參數(shù)采集器中的應(yīng)用

通過16C554擴(kuò)展串口，其硬件接口電路簡單；復(fù)雜可編程器件CPLD的使用，將DSP較強(qiáng)的邏輯控制、數(shù)據(jù)處理能力以高集成度、高可靠性、高速度有機(jī)地結(jié)合起來，從而使設(shè)計(jì)的系統(tǒng)具有較高的性能價(jià)格比，設(shè)計(jì)成本和風(fēng)險(xiǎn)大大降低。

發(fā)表于：2012/1/24