一区二区三区久久久,精品人妻在线无码,国产亚洲成AV片在线观看蜜桃

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問題，設(shè)備可以在那里重新編程。

基于ADSP21060和VirtexII的圖像處理系統(tǒng)設(shè)計(jì)

本文討論了系統(tǒng)的功能任務(wù)、系統(tǒng)結(jié)構(gòu)、FPGA設(shè)計(jì)的邏輯模塊、DSP的軟件結(jié)構(gòu)和原理樣機(jī)的實(shí)驗(yàn)結(jié)果。

發(fā)表于：1/22/2012

基于XC2V1000型FPGA的FIR抽取濾波器的設(shè)計(jì)

現(xiàn)場可編程門陣列(FPGA)有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適用于數(shù)字信號(hào)處理，但長期以來，用FPGA實(shí)現(xiàn)抽取濾波器比較復(fù)雜，其原因主要是FPGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)?，F(xiàn)在，F(xiàn)PGA集成了乘法器，使FPGA在數(shù)字信號(hào)處理方面有了長足的進(jìn)步。本文介紹用Xilinx公司的XC2V1000型FPGA實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)方法。

發(fā)表于：1/20/2012

以IP平臺(tái)形式將8051微控制器引入FPGA

一直以來，設(shè)計(jì)人員為迅速發(fā)展的市場如消費(fèi)電子和汽車等開發(fā)產(chǎn)品時(shí)，都面對嚴(yán)峻的上市時(shí)間壓力。但是現(xiàn)在，這些嚴(yán)格的時(shí)間要求已經(jīng)轉(zhuǎn)移至其它許多領(lǐng)域，包括嵌入式控制和工業(yè)設(shè)計(jì)。

發(fā)表于：1/20/2012

FPGA在軟件無線電中的應(yīng)用

軟件無線電（SDR）是具有可重配置硬件平臺(tái)的無線設(shè)備，可以跨多種通信標(biāo)準(zhǔn)。因?yàn)榫哂懈偷某杀?、更大的靈活性和更高的性能，軟件無線電已迅速成為軍事、公共安全和商用無線領(lǐng)域的事實(shí)標(biāo)準(zhǔn)。SDR成為商用流行的主要原因之一是它能夠?qū)Χ喾N波形進(jìn)行基帶處理和數(shù)字中頻（IF）處理。IF處理將數(shù)字信號(hào)處理的領(lǐng)域從基帶擴(kuò)展到RF。支持基帶和中頻處理的能力增加了系統(tǒng)靈活性，同時(shí)減小了制造成本。

發(fā)表于：1/20/2012

采用FPGA的低功耗系統(tǒng)設(shè)計(jì)

結(jié)合采用低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續(xù)增長。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時(shí)，限制設(shè)計(jì)的低功耗非常重要。本文將討論減小動(dòng)態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說明如何使功耗最小化。

發(fā)表于：1/20/2012

多節(jié)點(diǎn)大容量FPGA系統(tǒng)的遠(yuǎn)程升級方法

針對目前廣泛使用的以大容量FPGA實(shí)現(xiàn)主要功能的多節(jié)點(diǎn)系統(tǒng)的遠(yuǎn)程升級問題，提出了一種基于ATmega64單片機(jī)和RS485總線以及接入以太網(wǎng)的主控計(jì)算機(jī)的實(shí)現(xiàn)方案。該方案具有低成本等顯著的特點(diǎn)，可以簡單、有效地解決許多場合多節(jié)點(diǎn)、大容量FPGA系統(tǒng)的遠(yuǎn)程升級問題，具有一定的應(yīng)用價(jià)值。

發(fā)表于：1/19/2012

航管二次監(jiān)視雷達(dá)地面詢問編碼器的FPGA設(shè)計(jì)

利用FPGA的高速運(yùn)算能力和IPcore技術(shù)設(shè)計(jì)高性能的二次雷達(dá)地面詢問編碼器，不但在數(shù)據(jù)采集、信號(hào)編碼時(shí)具有自適應(yīng)性和可控性，而且解決了雷達(dá)信號(hào)的實(shí)時(shí)性問題，完成了多種復(fù)雜信號(hào)處理的單片F(xiàn)P-GA集成，有效地解決了小電路板尺寸與大存儲(chǔ)空間的矛盾，從而提高了系統(tǒng)的集成性，進(jìn)一步節(jié)約了資源。同時(shí)利用“軟件顯控界面+FPGA+MCU”結(jié)合的架構(gòu)技術(shù)使之更容易成為微型系統(tǒng)。

發(fā)表于：1/19/2012

基于VHDL語言的超長時(shí)間定時(shí)器設(shè)計(jì)及實(shí)現(xiàn)

傳統(tǒng)的定時(shí)器硬件連接比較復(fù)雜，可靠性差，而且計(jì)時(shí)時(shí)間短，難以滿足需要。本設(shè)計(jì)采用可編程芯片和VHDL語言進(jìn)行軟硬件設(shè)計(jì)，不但可使硬件大為簡化，而且穩(wěn)定性也有明顯提高。

發(fā)表于：1/19/2012

基于FPGA的HDTV視頻圖像灰度直方圖統(tǒng)計(jì)算法設(shè)計(jì)

本文介紹了如何在FPGA 中利用Block RAM 的特殊結(jié)構(gòu)實(shí)現(xiàn)HDTV 視頻增強(qiáng)算法中灰度直方圖統(tǒng)計(jì)。

發(fā)表于：1/18/2012

基于C的設(shè)計(jì)方式簡化FPGA/協(xié)處理器混合平臺(tái)軟硬件協(xié)同設(shè)計(jì)

FPGA已經(jīng)被證明有能力處理各種不同的任務(wù)，從相對簡單的控制功能到更加復(fù)雜的算法操作。雖然FPGA在某些功能上比設(shè)計(jì)專用ASIC硬件具有時(shí)間和成本上的優(yōu)勢，但在面向軟件應(yīng)用中FPGA比傳統(tǒng)處理器和DSP的優(yōu)勢并沒有體現(xiàn)出來。這很大程度上是由于過去割裂了硬件和軟件開發(fā)工具和方法之間的關(guān)系。

發(fā)表于：1/18/2012