123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

賽靈思隆重發(fā)布嵌入式FPGA程序員雙認(rèn)證項(xiàng)目

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思（Xilinx, Inc.; NASDAQ: XLNX）在上海市職業(yè)技能鑒定中心的支持下，針對(duì)雙方聯(lián)合打造的計(jì)算機(jī)程序員（嵌入式FPGA方向）（三級(jí)）雙認(rèn)證項(xiàng)目，在市北高新技術(shù)服務(wù)業(yè)園區(qū)舉行了主題為“FPGA加速中國‘智’造，擁抱嵌入式計(jì)算新紀(jì)元”的新聞發(fā)布會(huì)。該項(xiàng)目將國家證書的權(quán)威性與FPGA發(fā)明者美國賽靈思公司的嵌入式計(jì)算平臺(tái)的前瞻性完美結(jié)合，開辟了嵌入式計(jì)算創(chuàng)新型人才培訓(xùn)的嶄新模式。

發(fā)表于：1/12/2012

CPLD在三相PFC矩陣變換器中的應(yīng)用

CPLD的多個(gè)通道可以并行工作的這一特點(diǎn)，使得控制三相功率因數(shù)校正(PFC)矩陣變換器的6只雙向開關(guān)同步、協(xié)調(diào)地工作。在此，介紹的XC95108型CPLD用于矩陣變換器，可以實(shí)現(xiàn)驅(qū)動(dòng)脈沖分配、換相及橋臂死區(qū)的生成等功能。

發(fā)表于：1/12/2012

嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案,介紹怎樣在嵌入式CPU 80C186XL DRAM刷新控制單元的基礎(chǔ)上，利用CPLD技術(shù)和80C196XL的時(shí)序特征設(shè)計(jì)一個(gè)低價(jià)格、功能完整的DRAM控制器的方法，并采用VHDL語言編程實(shí)現(xiàn)。

發(fā)表于：1/12/2012

晶體硅生產(chǎn)一般工藝流程【圖】

硅材料是當(dāng)前最重要的半導(dǎo)材料，目前常用的太陽能電池是硅電池。其中晶體硅包括單晶硅和多晶硅，具有基本完整的點(diǎn)陣結(jié)構(gòu)的晶體。

發(fā)表于：1/12/2012

一種多功能正弦信號(hào)發(fā)生器的設(shè)計(jì)

介紹了一種以FPGA和單片機(jī)為控制核心，基于調(diào)制原理配合使用DDS專用芯片AD9851，實(shí)現(xiàn)了一種多功能正弦信號(hào)發(fā)生器。實(shí)現(xiàn)了在30 Hz～12 MHz頻率范圍內(nèi)正弦信號(hào)的無失真輸出，且在輸出端接50 Ω功率電阻的條件下，輸出電壓峰峰值在5.8 V~6 V范圍內(nèi)。系統(tǒng)還具有AM、FM、ASK、FSK、PSK調(diào)制的功能，整體工作穩(wěn)定，界面友好，操作簡單。

發(fā)表于：1/12/2012

利用FPGA實(shí)現(xiàn)原型板原理圖的驗(yàn)證

首次流片成功取決于整個(gè)系統(tǒng)硬件和相關(guān)軟件的驗(yàn)證，有些公司提供的快速原型生成平臺(tái)具有許多調(diào)試功能，但這些平臺(tái)的價(jià)格非常高，因此最流行的做法是根據(jù)DUT和具體應(yīng)用設(shè)計(jì)復(fù)合FPGA板，驗(yàn)證這些板的原理圖通常是很麻煩的，本文提出一種利用FPGA實(shí)現(xiàn)原型板原理圖驗(yàn)證的新方法。

發(fā)表于：1/11/2012

基于FPGA的多種形式分頻的設(shè)計(jì)與實(shí)現(xiàn)

本文利用VHDL硬件描述語言，通過QuartusⅡ3.0開發(fā)平臺(tái)，使用Altera公司的FPGA，設(shè)計(jì)了一種能夠滿足上述各種要求的較為通用的分頻器。

發(fā)表于：1/11/2012

在FPGA上實(shí)現(xiàn)H.264/AVC視頻編碼標(biāo)準(zhǔn)

顯示了 H.264/AVC SD 視頻編解碼器系統(tǒng)級(jí)功能塊的典型分割。該解決方案基于針對(duì) TI公司的TMS320DM642 DSP 的 Spectrum Digital EVM DM642 評(píng)估模塊，結(jié)合 Xilinx XEVM642- 2VP20 Virtex-II Pro或XEVM642-4VSX25 Virtex-4子插件板實(shí)現(xiàn)。

發(fā)表于：1/11/2012

基于FPGA的FIR抽取濾波器設(shè)計(jì)

用FPGA實(shí)現(xiàn)抽取濾波器比較復(fù)雜，主要是因?yàn)樵贔PGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)，現(xiàn)在，F(xiàn)PGA中集成了硬件乘法器，使FPGA在數(shù)字信號(hào)處理方面有了長足的進(jìn)步。本文介紹了一種采用Xilinx公司的XC2V1000實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)方法。

發(fā)表于：1/11/2012

基于OuartusⅡ和GW48EDA開發(fā)工具的電子搶答器設(shè)計(jì)

本文以現(xiàn)場(chǎng)可編程邏輯器件(FPGA)為設(shè)計(jì)載體，以硬件描述語言VHDL為主要表達(dá)方式，以O(shè)uartusⅡ開發(fā)軟件和GW48EDA開發(fā)系統(tǒng)為設(shè)計(jì)工具設(shè)計(jì)的電子搶答器，具有搶答鑒別與鎖存功能以及60秒答題限時(shí)功能、對(duì)搶答犯規(guī)的小組進(jìn)行警告和對(duì)各搶答小組進(jìn)行相應(yīng)的成績加減操作等功能。

發(fā)表于：1/10/2012