123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

基于高速定點(diǎn)FFT算法的FPGA設(shè)計(jì)方案

針對(duì)高速實(shí)時(shí)信號(hào)處理的要求，軟件實(shí)現(xiàn)方法顯然滿足不了其需要。近年來現(xiàn)場可編程門陣列(FPGA)以其高性能、高靈活性、友好的開發(fā)環(huán)境、在線可編程等特點(diǎn)，使得基于FPGA的設(shè)計(jì)可以滿足實(shí)時(shí)數(shù)字信號(hào)處理的要求，在市場競爭中具有很大的優(yōu)勢。

發(fā)表于：12/22/2011

FPGA在導(dǎo)彈上信息處理機(jī)中的應(yīng)用

信息處理機(jī)(圖1)用于完成導(dǎo)彈上多路遙測信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā) 、422接口設(shè)備的數(shù)據(jù)加載與檢測、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中，總線數(shù)據(jù)和其他422接口送來的數(shù)據(jù)同時(shí)進(jìn)行并行處理;各路輸入信息按預(yù)定格式進(jìn)行融合與輸出;數(shù)據(jù)輸出速率以高速同步422口的幀同步脈沖為源，如果高速同步422口異常不影響總線數(shù)據(jù)和其它422口的數(shù)據(jù)融合與輸出功能。在CPU發(fā)生異?；蚩偩€數(shù)據(jù)異常時(shí)不影響其它422口數(shù)據(jù)的融合與輸出功能;能夠?qū)目偩€上接收的數(shù)據(jù)進(jìn)行二次篩選、組包，并發(fā)送往總線，供其它設(shè)備接收。

發(fā)表于：12/22/2011

基于VHDL/CPLD的I2C串行總線控制器設(shè)計(jì)及實(shí)現(xiàn)

分析了I2C串行總線的數(shù)據(jù)傳輸機(jī)制，用VHDL設(shè)計(jì)了串行總線控制電路，其中包括微處理器接口電路和I2C總線接口電路。采用ModelSim Plus 6.0 SE軟件進(jìn)行了前仿真和調(diào)試,并在Xilinx ISE 7.1i開發(fā)環(huán)境下進(jìn)行了綜合、后仿真和CPLD器件下載測試。結(jié)果表明實(shí)現(xiàn)了I2C串行總線協(xié)議的要求。

發(fā)表于：12/22/2011

基于DSP的輸電線路局部氣象在線監(jiān)測裝置

基于DSP的輸電線路局部氣象在線監(jiān)測裝置充分發(fā)揮了“DSP+CPLD”體系的優(yōu)點(diǎn)，能夠?qū)崿F(xiàn)環(huán)境溫度、大氣壓力、濕度、風(fēng)速和風(fēng)向等參數(shù)的多通道采集、數(shù)據(jù)處理、自然災(zāi)害預(yù)警等功能，對(duì)提高輸電線路乃至整個(gè)電網(wǎng)的安全可靠性具有重要的現(xiàn)實(shí)意義

發(fā)表于：12/22/2011

多維設(shè)計(jì)技術(shù)力促3D芯片

您可能聽說過這樣的宣傳：隨著目前還是平面結(jié)構(gòu)的裸片向多層結(jié)構(gòu)的過渡，半導(dǎo)體制造基礎(chǔ)在今后幾年內(nèi)將發(fā)生重大轉(zhuǎn)變。為了使這種多層結(jié)構(gòu)具有可制造性，全球主要半導(dǎo)體組織作出了近10年的不懈努力，從明年開始三維（3D）IC將正式開始商用化生產(chǎn)——比原計(jì)劃落后了好幾年。

發(fā)表于：12/22/2011

基于FPGA的AMLCD控制器的設(shè)計(jì)

飛機(jī)座艙圖形顯示系統(tǒng)已發(fā)展到第六代，即采用有源矩陣彩色液晶顯示器AMLCD（ActiveMatrixLiquidCrystalDisplay）。當(dāng)前高分辨率的軍用AMLCD顯示模塊還只能依靠進(jìn)口，且控制電路板須安裝在該顯示模塊提供的機(jī)箱內(nèi)。

發(fā)表于：12/22/2011

意法半導(dǎo)體（ST）推出全球首款采用全非接觸式測試技術(shù)晶圓

意法半導(dǎo)體（STMicroelectronics，簡稱ST；紐約證券交易所代碼：STM）宣布，全球首款未使用任何接觸式探針完成裸片全部測試的半導(dǎo)體晶圓研制成功。意法半導(dǎo)體創(chuàng)新且先進(jìn)的測試技術(shù)實(shí)現(xiàn)與晶圓電路陣列之間只使用電磁波作為唯一通信方式測試晶圓上的芯片，如RFID（射頻識(shí)別）IC。這種測試方法擁有更高的良率、更短的測試時(shí)間以及更低的產(chǎn)品成本等潛在優(yōu)勢。此外，非接觸式測試方法還可實(shí)現(xiàn)射頻電路的測試環(huán)境接近實(shí)際應(yīng)用環(huán)境。

發(fā)表于：12/21/2011

一種基于FPGA的AD9945驅(qū)動(dòng)設(shè)計(jì)

介紹了AD9945高速CCD信號(hào)處理芯片，并對(duì)其工作流程進(jìn)行了研究。分析了AD9945芯片內(nèi)部各個(gè)驅(qū)動(dòng)信號(hào)的作用及其時(shí)序關(guān)系，提出了結(jié)合FPGA運(yùn)用VHDL硬件語言對(duì)該芯片的驅(qū)動(dòng)信號(hào)進(jìn)行編程的思想，最后通過QUARTUS II軟件對(duì)程序進(jìn)行時(shí)序仿真，并得到正確的仿真時(shí)序圖，從而驗(yàn)證了這種編程思想的正確性。

發(fā)表于：12/20/2011

Microsemi發(fā)布第十版Libero SoC集成式設(shè)計(jì)環(huán)境

致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC) 發(fā)布Libero® SoC v10.0 (第十版Libero® SoC)。這一新版Libero集成式設(shè)計(jì)環(huán)境(IDE)可為系統(tǒng)單芯片(SoC)設(shè)計(jì)人員提供多項(xiàng)新功能，包括提升易用性、增加嵌入式設(shè)計(jì)流程的集成度，以及“按鍵式”(“pushbutton”) 設(shè)計(jì)功能。

發(fā)表于：12/19/2011

基于CPLD的水下沖擊波記錄儀的設(shè)計(jì)

本文中介紹的水下沖擊波記錄儀主要用于測試水下爆炸時(shí)產(chǎn)生的沖擊波的強(qiáng)弱, 采用CPLD器件進(jìn)行設(shè)計(jì),大大提高了系統(tǒng)設(shè)計(jì)的靈活性,提高了系統(tǒng)的可靠性和集成度,縮短了產(chǎn)品研制的周期,同時(shí)還可以降低設(shè)計(jì)成本,節(jié)省PCB板的面積和布線難度，提高了設(shè)備可靠性，得到了滿意的試驗(yàn)結(jié)果。

發(fā)表于：12/19/2011