亚洲欧美国产另类视频,人妻少妇不满足中文字幕,中国女人与动人物牲交

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

采用NiosⅡ的電能質(zhì)量監(jiān)測系統(tǒng)解決方案

在電力系統(tǒng)的電能質(zhì)量參數(shù)檢測中，利用可編程邏輯器件的可在線編程特點(diǎn)和SoPC的技術(shù)優(yōu)勢，在FPGA中嵌入了32位NiosⅡ軟核系統(tǒng)，探討了處理諧波數(shù)據(jù)的FFT算法和硬件系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)，可實(shí)現(xiàn)對電能信號的采集、處理、存儲與顯示等功能，達(dá)到了實(shí)時系統(tǒng)的要求。

發(fā)表于：11/23/2011

基于FPGA的WALLACE TREE乘法器設(shè)計(jì)

本文根據(jù)FPGA內(nèi)部標(biāo)準(zhǔn)單元結(jié)構(gòu)，提出了一種改進(jìn)的WALLACE TREE 6：4壓縮器的新型邏輯結(jié)構(gòu)，并用Xilinx提供的工具套件FPGA Edi-ter實(shí)現(xiàn)了該壓縮器單元。結(jié)合乘法器在FPGA中的仿真表明，該結(jié)構(gòu)的乘法器在提高系統(tǒng)的時鐘頻率和節(jié)省布局布線方面都有很大的優(yōu)勢。

發(fā)表于：11/23/2011

55nm創(chuàng)新工藝震動消費(fèi)類終端ASIC設(shè)計(jì)服務(wù)市場

兼容65nm IP、功耗大幅降低堪比40nm，富士通半導(dǎo)體ASIC/COT業(yè)務(wù)部明年將推出兩套創(chuàng)新的55nm工藝模型，對成本、上市時間和功耗極其敏感的消費(fèi)終端ASIC設(shè)計(jì)意義重大

發(fā)表于：11/22/2011

基于MAXII570的高精度同步時鐘信號在分布式錄波器中的實(shí)現(xiàn)

同步時鐘信號是分布式錄波器系統(tǒng)任務(wù)順利完成的關(guān)鍵。介紹一種利用可編程CPLD器件實(shí)現(xiàn)性能優(yōu)良的分布式同步信號源。通過高度集成，將IRIG-B(DC)解碼器以及系統(tǒng)的各種同步邏輯電路集成在一個MAXII570芯片中，構(gòu)成一個高精度同步系統(tǒng)，從而達(dá)到最佳同步效果。

發(fā)表于：11/22/2011

賽靈思助力有線電視運(yùn)營商打造面向未來的前端系統(tǒng)針對家庭提供更具吸引力的三重播放業(yè)務(wù)

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在 2011 年 SCTE 有線電視技術(shù)博覽會 (SCTE Cable-Tec Expo 2011)上演示了有線電視行業(yè)第一個用單個 RF 端口支持多達(dá) 160 個正交幅度調(diào)制（QAM ）信道的方案，該方案是在基于賽靈思 28nm 7 系列 FPGA上實(shí)現(xiàn)的。該技術(shù)對多系統(tǒng)運(yùn)營商 (MSO) 通過現(xiàn)有有線電視前端系統(tǒng)提供更豐富的三重播放業(yè)務(wù)至關(guān)重要，同時也展示了基于 FPGA 的前端設(shè)備可以提供關(guān)鍵的器件和信號密度，滿足競爭激烈的數(shù)據(jù)和內(nèi)容交付的挑戰(zhàn)。

發(fā)表于：11/21/2011

賽靈思推出關(guān)鍵互聯(lián)IP打造新一代 LTE 和LTE-A 無線網(wǎng)絡(luò)基礎(chǔ)架構(gòu)

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出三款對構(gòu)建低成本高靈活性可編程 3G+/4G 無線基站至關(guān)重要的關(guān)鍵互聯(lián)功能 IP ——賽靈思Serial RapidIO Gen 2 v1.2 終端LogiCORE? IP、JESD204 v1.1 LogiCORE IP以及CPRI v4.1 LogiCORE IP，所有這三款產(chǎn)品均支持各類互聯(lián)標(biāo)準(zhǔn)，可幫助開發(fā)人員在構(gòu)建具有更高系統(tǒng)容量的新型無線網(wǎng)絡(luò)設(shè)備時，克服各種設(shè)計(jì)挑戰(zhàn)。

發(fā)表于：11/21/2011

基于FPGA實(shí)現(xiàn)多路模擬信號自適應(yīng)采集系統(tǒng)的設(shè)計(jì)

目前,在PCM／FM遙測體系中模擬信號采集普遍采用8位量化,全部模擬信號均歸一化到O～5V范圍內(nèi),隨著需要采集的模擬信號的類型多樣化,勢必增加信號調(diào)理電路的多樣性,不利于系統(tǒng)的簡化和模塊化。在量化位數(shù)一定的系統(tǒng)中,被衰減處理的信號中實(shí)際量化誤差等于N倍(N是信號被衰減的倍數(shù))的最小量化誤差,因此合理的信號調(diào)理電路和A／D取值是保證量化精度的關(guān)鍵。本文提供的方式有效地解決了這個問題,既簡化了前端信號調(diào)理電路的復(fù)雜度,又充分利用了A／D轉(zhuǎn)換器的輸入電壓動態(tài)范圍和量化位數(shù)優(yōu)勢,實(shí)現(xiàn)了對多路模擬信號的自適應(yīng)采集,對其他信號采集系統(tǒng)也具有一定的借鑒意義。

發(fā)表于：11/18/2011

基于μC/OS-II+NiosII的電力諧波分析儀的研究

在傳統(tǒng)的電力系統(tǒng)諧波分析中，多采用單任務(wù)無順序機(jī)制，此機(jī)制使系統(tǒng)的安全性質(zhì)量得不到完全保證，常常出現(xiàn)安全性差的問題。針對此問題，引入具有強(qiáng)實(shí)時性和搶占式多任務(wù)的嵌入式操作系統(tǒng)μC/OS-II作為操作平臺、采用快速傅里葉變換(FFT)的諧波檢測方法、通過μC/OS-II在NiosII上的移植可以使得系統(tǒng)的穩(wěn)定性和實(shí)時性有很大的改善，從而使得諧波測量更加精確。

發(fā)表于：11/17/2011

賽靈思聯(lián)盟計(jì)劃推出高等設(shè)計(jì)服務(wù)成員計(jì)劃幫助客戶加速提升設(shè)計(jì)生產(chǎn)力

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布，賽靈思聯(lián)盟計(jì)劃 (Xilinx Alliance Program)推出高等設(shè)計(jì)服務(wù)成員計(jì)劃，作為其設(shè)計(jì)服務(wù)成員計(jì)劃的一個重要擴(kuò)展，幫助 FPGA 客戶加速新產(chǎn)品的開發(fā)，并使其更輕松找到滿足其設(shè)計(jì)與開發(fā)需求的最佳合作伙伴。　　

發(fā)表于：11/17/2011

Altera發(fā)布業(yè)界第一個面向FPGA的OpenCL計(jì)劃

Altera公司(NASDAQ: ALTR)今天發(fā)布FPGA和SoC FPGA的開放計(jì)算語言(OpenCL?)標(biāo)準(zhǔn)開發(fā)計(jì)劃。OpenCL標(biāo)準(zhǔn)是基于C語言的開放標(biāo)準(zhǔn)，適用于并行編程。Altera的OpenCL計(jì)劃結(jié)合了FPGA的并行能力以及OpenCL標(biāo)準(zhǔn)，實(shí)現(xiàn)強(qiáng)大的系統(tǒng)加速功能。與使用Verilog或者VHDL等底層硬件描述語言(HDL)的傳統(tǒng)FPGA開發(fā)方法相比，這一混合系統(tǒng)(CPU + FPGA，使用OpenCL標(biāo)準(zhǔn))還具有明顯的產(chǎn)品及時面市優(yōu)勢。通過其OpenCL計(jì)劃，Altera與多名用戶合作，擴(kuò)展了大學(xué)計(jì)劃，支持在學(xué)術(shù)界面向FPGA開發(fā)的OpenCL標(biāo)準(zhǔn)，根據(jù)用戶反饋，主動促進(jìn)OpenCL標(biāo)準(zhǔn)的發(fā)展。用戶早期評估結(jié)果表明，與多核CPU解決方案相比，性能提高了35倍，與HDL開發(fā)的FPGA解決方案相比，開發(fā)時間縮短了50%。

發(fā)表于：11/16/2011