欧美日韩国产成人精品,91免费精品国偷自产在线

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。

基于STWD100xP WTD嵌入式系統(tǒng)抗EMC技術(shù)[圖]

隨著嵌入式技術(shù)的發(fā)展，嵌入式系統(tǒng)對(duì)系統(tǒng)穩(wěn)定性、可靠性、抗干擾性等要求逐漸增高。在此詳細(xì)分析嵌入式系統(tǒng)EMC產(chǎn)生的原因和途徑，在不增加CPU額外開銷情況下，采用了意法半導(dǎo)體公司硬件看門狗集成電路STWD100，提高了系統(tǒng)可靠性和穩(wěn)定性，并給出了STDW100與CPU應(yīng)用原理圖。實(shí)驗(yàn)證明，采用STDW100硬件看門狗使嵌入式系統(tǒng)具有很強(qiáng)的抗EMC能力，在實(shí)際應(yīng)用中使系統(tǒng)具有相當(dāng)高的可靠性和穩(wěn)定性。

發(fā)表于：11/24/2011

基于NiosII的嵌入式網(wǎng)絡(luò)通信系統(tǒng)

基于NiosII的嵌入式網(wǎng)絡(luò)通信系統(tǒng),1 引言隨著internet技術(shù)的發(fā)展，在許多領(lǐng)域都引起了飛躍性的變化。嵌入式系統(tǒng)應(yīng)用領(lǐng)域中一個(gè)新的趨勢(shì)就是開始在嵌入式設(shè)備上集成網(wǎng)絡(luò)通信功能，比如網(wǎng)絡(luò)監(jiān)控、網(wǎng)絡(luò)數(shù)據(jù)采集系統(tǒng)等，以便于通過網(wǎng)絡(luò)與遠(yuǎn)程設(shè)備

發(fā)表于：11/24/2011

基于SPI復(fù)用配置的FPGA編程方法

本文介紹的是SPI Flash存儲(chǔ)器的復(fù)用編程方法的實(shí)現(xiàn)。在應(yīng)用程序不是很大時(shí)，可以使用此方法復(fù)用SPI Flash存儲(chǔ)器，減少外圍電路，但是配置時(shí)間較長。在不要求配置時(shí)間的基礎(chǔ)上，可以考慮使用SPI配置模式。

發(fā)表于：11/24/2011

電磁兼容（EMC）元器件的正確選型和應(yīng)用技巧

在復(fù)雜的電磁環(huán)境中，每臺(tái)電子、電氣產(chǎn)品除了本身要能抗住一定的外來電磁干擾正常工作以外，還不能產(chǎn)生對(duì)該電磁環(huán)境中的其它電子、電氣產(chǎn)品所不能承受的電磁干擾?；蛘哒f，既要滿足有關(guān)標(biāo)準(zhǔn)規(guī)定的電磁敏感度極限值要求，又要滿足其電磁發(fā)射極限值要求。

發(fā)表于：11/23/2011

NiosⅡ系統(tǒng)Avalon總線PWM設(shè)計(jì)

本文通過在NiosⅡ嵌入式系統(tǒng)內(nèi)部集成了基于Avalon總線的脈沖寬度調(diào)制(PWM)從外設(shè)，介紹了自定制Avalon設(shè)備的過程。將其應(yīng)用在嵌入式智能小車監(jiān)控系統(tǒng)，為采用Nios II處理器的開發(fā)者提供了一些方法和建議。

發(fā)表于：11/23/2011

采用NiosⅡ的電能質(zhì)量監(jiān)測(cè)系統(tǒng)解決方案

在電力系統(tǒng)的電能質(zhì)量參數(shù)檢測(cè)中，利用可編程邏輯器件的可在線編程特點(diǎn)和SoPC的技術(shù)優(yōu)勢(shì)，在FPGA中嵌入了32位NiosⅡ軟核系統(tǒng)，探討了處理諧波數(shù)據(jù)的FFT算法和硬件系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)，可實(shí)現(xiàn)對(duì)電能信號(hào)的采集、處理、存儲(chǔ)與顯示等功能，達(dá)到了實(shí)時(shí)系統(tǒng)的要求。

發(fā)表于：11/23/2011

基于FPGA的WALLACE TREE乘法器設(shè)計(jì)

本文根據(jù)FPGA內(nèi)部標(biāo)準(zhǔn)單元結(jié)構(gòu)，提出了一種改進(jìn)的WALLACE TREE 6：4壓縮器的新型邏輯結(jié)構(gòu)，并用Xilinx提供的工具套件FPGA Edi-ter實(shí)現(xiàn)了該壓縮器單元。結(jié)合乘法器在FPGA中的仿真表明，該結(jié)構(gòu)的乘法器在提高系統(tǒng)的時(shí)鐘頻率和節(jié)省布局布線方面都有很大的優(yōu)勢(shì)。

發(fā)表于：11/23/2011

55nm創(chuàng)新工藝震動(dòng)消費(fèi)類終端ASIC設(shè)計(jì)服務(wù)市場(chǎng)

兼容65nm IP、功耗大幅降低堪比40nm，富士通半導(dǎo)體ASIC/COT業(yè)務(wù)部明年將推出兩套創(chuàng)新的55nm工藝模型，對(duì)成本、上市時(shí)間和功耗極其敏感的消費(fèi)終端ASIC設(shè)計(jì)意義重大

發(fā)表于：11/22/2011

基于MAXII570的高精度同步時(shí)鐘信號(hào)在分布式錄波器中的實(shí)現(xiàn)

同步時(shí)鐘信號(hào)是分布式錄波器系統(tǒng)任務(wù)順利完成的關(guān)鍵。介紹一種利用可編程CPLD器件實(shí)現(xiàn)性能優(yōu)良的分布式同步信號(hào)源。通過高度集成，將IRIG-B(DC)解碼器以及系統(tǒng)的各種同步邏輯電路集成在一個(gè)MAXII570芯片中，構(gòu)成一個(gè)高精度同步系統(tǒng)，從而達(dá)到最佳同步效果。

發(fā)表于：11/22/2011

賽靈思助力有線電視運(yùn)營商打造面向未來的前端系統(tǒng)針對(duì)家庭提供更具吸引力的三重播放業(yè)務(wù)

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）在 2011 年 SCTE 有線電視技術(shù)博覽會(huì) (SCTE Cable-Tec Expo 2011)上演示了有線電視行業(yè)第一個(gè)用單個(gè) RF 端口支持多達(dá) 160 個(gè)正交幅度調(diào)制（QAM ）信道的方案，該方案是在基于賽靈思 28nm 7 系列 FPGA上實(shí)現(xiàn)的。該技術(shù)對(duì)多系統(tǒng)運(yùn)營商 (MSO) 通過現(xiàn)有有線電視前端系統(tǒng)提供更豐富的三重播放業(yè)務(wù)至關(guān)重要，同時(shí)也展示了基于 FPGA 的前端設(shè)備可以提供關(guān)鍵的器件和信號(hào)密度，滿足競爭激烈的數(shù)據(jù)和內(nèi)容交付的挑戰(zhàn)。

發(fā)表于：11/21/2011